- 相關(guān)推薦
基于DSP和FPGA的ARINC429機載總線(xiàn)接口板的硬件設計
摘要:介紹了民用飛機機載數據總線(xiàn)ARINC429的硬件接口板,該接口板采用DSP和FPGA實(shí)現四種ARINC429信號收發(fā)通道,使整個(gè)系統的處理速度大大提高。機載數據總線(xiàn)ARINC429在當代的運輸機和相當數量的民航客機(如A310、A300、A600、B757、B767)中有著(zhù)廣泛的應用。目前國內對ARINC429總線(xiàn)接口板的設計一般都是基于HARRIS公司的HS3282芯片完成的,它的缺點(diǎn)是路數有限、非常不靈活。因此對ARINC429總線(xiàn)接口板的研制,實(shí)現多通道ARINC429總線(xiàn)數據的接收和發(fā)送,成為目前對飛機載總線(xiàn)接口研究的重點(diǎn),具有非常重要的現實(shí)意義和應用前景。
1 ARINC429總線(xiàn)簡(jiǎn)介
在現代民用飛機上,系統與系統之間、系統與部件之間需要傳輸大量信息。ARINC規范就是為了在航空電子設備之間傳輸數字數據信息而制定的一個(gè)航空運輸的工業(yè)標準。
ARINC429(以下簡(jiǎn)稱(chēng)429)總線(xiàn)采用雙絞屏蔽線(xiàn)傳輸信息,通過(guò)一對雙絞線(xiàn)反相傳輸,具有很強的抗干擾能力。而調制方式則采用雙極歸零制的三態(tài)碼方式,即信息由“高”、“零”和“低”狀態(tài)組成的三電平狀態(tài)調制。429電纜上的信號及經(jīng)電平轉換后的信號如圖1所示。429總線(xiàn)每一個(gè)字為32位,它的字同步是以傳輸周期至少4位的時(shí)間間隔也就是4位碼字為基準的。
2 系統總體方案
429總線(xiàn)接口板的主要功能是在429信號及相關(guān)外設之間起到橋梁作用,它既能接收雙極歸零制的429信號并將其轉換為數字信號送入計算機或其它設備,又可將計算機或其它設備發(fā)出的數字信號轉換為429信號輸出。本文介紹的總線(xiàn)接口板采用FPGA和DSP實(shí)現四路429信號接收通道和四路429信號發(fā)送通道,且每路通道之間相互獨立。在這個(gè)接口板中,每?jì)蓚(gè)數據字之間的時(shí)間間隔可調,每一個(gè)收發(fā)通道能單獨定義字間隔長(cháng)度,每個(gè)通道校驗方式可單獨定義為奇校驗或偶校驗,數據發(fā)送可以選擇單幀發(fā)送或自動(dòng)自復發(fā)送(重復發(fā)送某一幀)。
整個(gè)接口板由調制電路、解調電路、FPGA、DSP和雙口RAM組成,如圖2所示。
3 硬件電路設計
3.1 調制解調電路設計
429信號進(jìn)入接口板后,首先要把429信號轉換為數字電路可以識別的TTL電平。這里采用HOLT公司的HI-8482實(shí)現信號的解調,將標準的429總線(xiàn)信號轉換成5V TTL數字信號。為了降低干擾,在429總線(xiàn)信號的四個(gè)輸入管腳分別接入39pF高精度軍品電容;采用HOLT公司的HI-8585芯片實(shí)現信號的調制,將TTL數字電平轉換為標準的429信號。
3.2 FPGA內部邏輯設計
按照429信號的編碼格式、特點(diǎn)、傳輸規則以及協(xié)議要求,選用一片ALTERA公司的ACEX1K型的FPGA發(fā)送和接收四路數據。每一路分為接收部分和發(fā)送部分。
圖3
接收部分的主要作用是通過(guò)串/并轉換將串行數據轉換為32位并行數據,并對收到的數據自動(dòng)實(shí)時(shí)差錯控制。對于字間隔、位間隔出錯等錯誤能進(jìn)行自動(dòng)檢測,若無(wú)錯誤,則將數據分兩次送至DSP的16位數據總線(xiàn)上,以供讀取。接收模塊結構框圖如圖3所示。
發(fā)送送的主要功能是將DSP送入的數據暫存在FPGA內部的FIFO中,等待發(fā)送命令。一旦接收發(fā)送控制指令,FIFO輸出數據并通過(guò)并/串轉換將并行數據轉換為串行數據,同時(shí)加入預先設定的間隔。用戶(hù)可通過(guò)寫(xiě)控制寄存器選擇發(fā)送模式(即單幀發(fā)送或自動(dòng)重復發(fā)送)、發(fā)送通道延遲設定、發(fā)送通道字間隔設定,還可通過(guò)讀取狀態(tài)位檢查它的工作狀態(tài)(發(fā)送緩沖器空、發(fā)送緩沖器滿(mǎn)和是否正在發(fā)送)。發(fā)送模塊結構框圖如圖4所示。
以上介紹的只是一路發(fā)送通道和接收通道,由于本系統共有四種獨立的發(fā)送通道和四路獨立的接收通道,故在FPGA中需設置四個(gè)接收模塊和四個(gè)發(fā)送模塊,通過(guò)DSP的地址線(xiàn)來(lái)選取其中的一路發(fā)送通道或接收通道。
FPGA內部結構是基于SRAM的,因此需要一片配置芯片固化內部邏輯。為了便于調試,采用JTAG模式和被動(dòng)串行模式(PS)兩種配置模式,調試時(shí)使用JTAG模式直接將邏輯寫(xiě)入FPGA內部,調試好后再用PS模式將程序寫(xiě)入配置芯片。通過(guò)對FPGA和配置芯片上的引腳進(jìn)行跳線(xiàn),可選擇不同的配置方式。跳線(xiàn)電路如圖5所示。
FPGA作為DSP的一個(gè)I/O外設,必須要對它的寄存器地址統一編址。在此將FPGA編址在DSP的I/O空間。由于FPGA的接收通道和發(fā)送通道的數據寄存器可以占用一個(gè)地址。
3.3 DSP與FPGA及外部設置的通信
在整個(gè)系統的設計中,DSP主要用于控制FPGA工作、數據中轉、與外設主機通信。DSP是整個(gè)系統的中樞,控制各個(gè)部分協(xié)調工作。利用DSP向FPGA寫(xiě)控制字,其中包含幀間隔長(cháng)度大小等信息,可對FPGA進(jìn)行控制;另外,根據FPGA的反饋狀態(tài),可倒入出相應的控制調整?紤]到用于控制FPGA的I/O口比較多,選用的DSP是TI公司的TMSLF2407A。TMSLF2407A的復用外圍I/O口多達39個(gè),圖6是DSP與FPGA之間的具體連接。
DSP提供I/
【基于DSP和FPGA的ARINC429機載總線(xiàn)接口板的硬件設計】相關(guān)文章:
MPC8272總線(xiàn)與DSP HPI總線(xiàn)接口的FPGA實(shí)現03-07
談DSP HPI總線(xiàn)與MPC8272總線(xiàn)接口的FPGA實(shí)現03-08
帶熱插拔的CompactPCI CAN總線(xiàn)接口板設計03-30
增強并口EPP與DSP接口的設計增強并口EPP與DSP接口的設計03-18
基于串行外設接口(SPI)的CAN總線(xiàn)隔離擴展設計03-18
基于PCI總線(xiàn)的雙DSP系統及WDM驅動(dòng)程序設計03-19
高速PCI總線(xiàn)接口模塊設計03-08