自適應算術(shù)編碼的FPGA實(shí)現

摘要：在簡(jiǎn)單介紹算術(shù)編碼和自適應算術(shù)編碼的基礎上，介紹了利用FPGA器件并通過(guò)VHDL語(yǔ)言描述實(shí)現自適應算術(shù)編碼的過(guò)程。整個(gè)編碼系統在LTERA公司的MAX plus Ⅱ軟件上進(jìn)行了編譯仿真，測試結果表明：編碼器各個(gè)模塊的設計在速度和資源利用兩方面均達到了較優(yōu)的狀態(tài)，可以滿(mǎn)足實(shí)時(shí)編碼的要求。

算術(shù)編碼是一種無(wú)失真的編碼方法，能有效地壓縮信源冗余度，屬于熵編碼的一種。算術(shù)編碼的一個(gè)重要特點(diǎn)就是可以按分數比特逼信信源熵，突破了Haffman編碼每個(gè)符號只不過(guò)能按整數個(gè)比特逼近信源熵的限制。對信源進(jìn)行算術(shù)編碼，往往需要兩個(gè)過(guò)程，第一個(gè)過(guò)程是建立信源概率表，第二個(gè)過(guò)程是對信源發(fā)出的符號序列進(jìn)行掃描編碼。而自適應算術(shù)編碼在對符號序列進(jìn)行掃描的過(guò)程中，可一次完成上述兩個(gè)過(guò)程，即根據恰當的概率估計模型和當前符號序列中各符號出現的頻率，自適應地調整各符號的概率估計值，同時(shí)完成編碼。盡管從編碼效率上看不如已知概率表的情況，但正是由于自適應算術(shù)編碼具有實(shí)時(shí)性好、靈活性高、適應性強等特點(diǎn)，在圖像壓縮、視頻圖像編碼等領(lǐng)域都得到了廣泛的應用。

現場(chǎng)可編程門(mén)陣列（FPGA）是一種新興的可編程邏輯器件，具有更高的密度、更快的工作速度和更大的編程靈活性，被廣泛應用于各種電子類(lèi)產(chǎn)品中。而硬件描述語(yǔ)言（HDL）是一種快速的電路設計工具，其功能涵蓋了電路描述、電路合成、電路仿真等的三大電路設計工作。VHDL是HDL的一種，因其簡(jiǎn)單易懂而被廣泛使用。本文采用VHDL編程實(shí)現了自適應算術(shù)編碼，為算術(shù)編碼器的硬件實(shí)現提供了借鑒。

1 算術(shù)編碼的基本原則[1]

實(shí)現算術(shù)編碼首先需要知道信源發(fā)出每個(gè)符號的概率大小，然后再掃描符號序列，依次分割相應的區間，最終得到符號序列所對應的碼字。整個(gè)編碼需要兩個(gè)過(guò)程，即概率模型建立過(guò)程和掃描編碼過(guò)程。

算術(shù)編碼的基本原理是：根據信源可能發(fā)現的不同符號序列的概率，把[0，1]區間劃分為互不重疊的子區間，子區間的寬度恰好是各符號序列的概率。這樣信源發(fā)出的不同符號序列將與各子區間一一對應，因此每個(gè)子區間內的任意一個(gè)實(shí)數都可以用來(lái)表示對應的符號序列，這個(gè)數就是該符號序列所對應的碼字。顯然，一串符號序列發(fā)生的概率越大，對應的子區間就越寬，要表達它所用的比特數就減少，因而相應的碼字就越短。

圖1給出一個(gè)實(shí)現算術(shù)編碼的示例。要編碼的是一個(gè)來(lái)自四符號信源{A，B，C，D}的由五個(gè)符號組成的符號序列：ABBCD。假設已知各信源符號的概率分別為：P（A）=0.2,P(B)=0.4,P(C)=0.2,P(D)=0.2。編碼時(shí)，首先根據各個(gè)信源符號的概率將區間[0，1]。分成四個(gè)子區間。符號A對應[0，0.2]，符號B對應[0.2,0.6]，符號C對應[0.6,0.8]，符號D對應[0.8,1.0]。符號序列中第一個(gè)符號是A，其對應的區間為[0,0.2]，接下來(lái)將這個(gè)區間擴展為整個(gè)高度，再根據各個(gè)信源符號的概率將這個(gè)間擴展為整個(gè)高度，再根據各個(gè)信源符號的概率將這個(gè)新區間分成四段；第二個(gè)符號是B，它對應新的子區間的第二個(gè)子區間，即對應區間[0.04,0.12]；再將該區間擴展為整個(gè)高度，再根據這個(gè)過(guò)程直接最后一個(gè)符號得到一個(gè)區間[0.08032,0.0816]，這樣該區間內的任何一個(gè)實(shí)數就可以表示整個(gè)符號序列，如0.081。

2 自適應算術(shù)編碼的基本原理

自適應算術(shù)編碼在一次掃描中可完成兩個(gè)過(guò)程，即概率模型建立過(guò)來(lái)和掃描編碼過(guò)程。

自適應算術(shù)編碼在掃描符號序列前并不知道各符號的統計概率，這時(shí)假定每個(gè)符號的概率相等，并平均分配區間[0，1]。然后在掃描符號序列的過(guò)程中不斷調整各個(gè)符號的概率。同樣假定要編碼的是一個(gè)來(lái)自四符號信源{A，B，C，D}的五個(gè)符號組成的符號序列：ABBCD。編碼開(kāi)始前首先將區間[0,1]等分為四個(gè)子區間，分別對應A，B，C，D四個(gè)符號。掃描符號序列，第一個(gè)符號是A，對應區間為[0,0.25]，然后改變各個(gè)符號的統計概率，符號A的概率 為2/5，符號B的概率為1/5，符號C的概率為1/5，符號D的概率為1/5，再將區間[0,0.25]等分為五份，A占兩份，其余各占一份。接下來(lái)對第二個(gè)符號B進(jìn)行編碼，對應的區間為[0.1,0.15],再重復前面的概率調整和區間劃分過(guò)程。具體的概率調整見(jiàn)表1。

表1 自適應算術(shù)編碼的概率調整

概率ABCD初始1/41/41/41/4傳輸A后2/51/51/51/5傳輸B后2/62/61/61/6傳輸B后2/73/71/71/7傳輸C后2/83/82/81/8傳輸D后2/93/92/92/9

隨著(zhù)符號序列中符號個(gè)數的不斷增多，自由適應算術(shù)編碼估計得到的各符號的概率將趨于各符號的真實(shí)概率。

3 自適應算術(shù)編碼的FPGA實(shí)現[2]

3.1 總體設計

在利用FPGA實(shí)現自適應算術(shù)編碼的過(guò)程中，首先遇到的問(wèn)題就是將浮點(diǎn)運算轉化為定點(diǎn)運算，即將[0,1]區間的一個(gè)小數映射為一個(gè)便于硬件實(shí)現的定點(diǎn)數�？紤]到硬件實(shí)現的簡(jiǎn)便性，本文中將[0,1]之間的浮點(diǎn)數與[0,256]之間的定點(diǎn)數對應。相應的對應關(guān)系如表2所示。

表2 浮點(diǎn)與定點(diǎn)之間的關(guān)系

浮點(diǎn)00.20.50.71定點(diǎn)051128179256

編碼器在實(shí)現編碼的整個(gè)過(guò)程中按照耦合弱、聚合強的

【自適應算術(shù)編碼的FPGA實(shí)現】相關(guān)文章：

Tunstall編碼與自適應編碼算法03-07

WCDMA主同步的FPGA實(shí)現03-07

基于FPGA的HDLC通信模塊的實(shí)現05-14

基于FPGA的TS over lP的設計與實(shí)現03-21

3-DES算法的FPGA高速實(shí)現03-20

多制式語(yǔ)音編碼及其DSP實(shí)現03-18

數字下變頻技術(shù)的研究及其FPGA實(shí)現03-07

QDRII SRAM控制器的設計與FPGA實(shí)現03-30

用FPGA實(shí)現異步串口與同步串口的轉換03-07