- 相關(guān)推薦
基于PCI總線(xiàn)的雷達視頻采集方案
摘要：分析了雷達視頻采集的必要性和意義，介紹了通過(guò)PCI實(shí)現高速雷達視頻信號的采集實(shí)現方案，并分析了方案中的各個(gè)模塊的功能。在傳統的雷達顯示終端中所涉及到的視頻信號是模擬的，隨著(zhù)計算機技術(shù)和IC技術(shù)的不斷發(fā)展，使這種模擬信號的數字化成為可能，使得雷達視頻的存儲和遠距離傳輸成為可能，并在實(shí)際中得到越來(lái)越多的應用。在基于這種技術(shù)背景下開(kāi)展了相應的研究。
1 視頻采集方案可行性分析
方案的設計主要考慮雷達視頻帶寬，即距離分辨率。在采集卡部分影響帶寬的數據瓶頸在于三方面：AD采樣量化、FIFO讀寫(xiě)速度和PCI的DMA速度。硬件方案中采用TLC5540，最高采樣率可以達到40MHz，采樣深度為8bits；FIFO采用IDT72V36100，最高讀寫(xiě)速度可以達到133MHz；計算機PCI總線(xiàn)的數據帶寬可達到532Mbps，在實(shí)際中，由于受硬件環(huán)境，如主機板和CPU的影響，采用133Mbps的PCI卡。在PC機部分數據瓶頸主要在于磁盤(pán)數據訪(fǎng)問(wèn)速度，普通磁盤(pán)的數據訪(fǎng)問(wèn)速度為40Mbps。若數字化雷達視頻帶寬達到30Mbps、量化深度為8bits，則數據采樣率為30MHz，距離分辨率為300，000，000／2／30,000，000=5m，這樣的分辨率能夠滿(mǎn)足一般的導航和警戒雷達。若量化深度降低，則距離分辨率將進(jìn)一步提高。由以上分析可見(jiàn)所采用方案能夠滿(mǎn)足視頻的帶寬要求。
2 系統實(shí)現的關(guān)鍵點(diǎn)
2．1 方案中的雷達視頻數據流程和結構
對于30MHz帶寬的數字化雷達視頻信號要求實(shí)時(shí)傳輸，合理地安排數據的流程非常重要。其流程如圖1所示。
由底層到應用程序，雷達數據主要經(jīng)過(guò)三個(gè)數據傳輸過(guò)程。(1)由數據采集卡至設備驅動(dòng)，在數據采集卡中采用了雙FIFO技術(shù)，通過(guò)DMA單個(gè)FIFO一次傳輸一幀雷達數據，即一個(gè)主脈沖正程的雷達回波信號。這里雙FIFO的作用在于信號的實(shí)時(shí)傳送，采集卡對FIF01寫(xiě)入時(shí)，驅動(dòng)程序通過(guò)DMA將FIFO2的數據傳入BLK2中，此為數據通道CH2，CHl為FIFO1與BLK2之間的通道。在系統中，CH1和CH2分時(shí)復用一個(gè)DMA通道。(2)驅動(dòng)程序和顯示應用模塊的數據交互，采用了乒乓存儲區的技術(shù)，如圖1所示。當DMA占用BLKl時(shí)，顯示應用程序將BLK2中的雷達視頻數據讀入，進(jìn)行數據合并、抗異步干擾處理，并實(shí)時(shí)顯示。(3)驅動(dòng)模塊與數據存儲模塊的數據交互，這個(gè)交互過(guò)程和上面相似，不過(guò)，對于BLKl、BLK2的訪(fǎng)問(wèn)都要和顯示應用程序分時(shí)進(jìn)行。
在時(shí)序上，各個(gè)數據通道的詳細分時(shí)關(guān)系如圖2所示。
如圖2所示，在第N＋1個(gè)主脈沖回波內，數據采集卡將AD變換之后實(shí)時(shí)數字雷達信號寫(xiě)入FIFO2中(數據排隊)，通過(guò)DMA將FIFO2的數據傳入BLKl(CHl)，同時(shí)將BLK2的數據傳入顯示應用模塊(CH4)和數據存儲模塊(CH6)。
由于在CHl～CH6中傳送的數字化雷達視頻數據都有特定的時(shí)序，且都是實(shí)時(shí)數據，故通道中的數據幀格式相對簡(jiǎn)單，幀頭沒(méi)有同步頭和差錯控制。幀格式如圖3所示。
圖4
在幀頭高字位給出13位方位碼，同時(shí)預留出高3位，用以傳輸方位碼的特征信息，如正北信號、扇區信號和圖元信號，這些信號在硬件(數據采集卡)中容易實(shí)現，能節省軟件的處理時(shí)間。在目前的系統中，這些特征信息還用不到，在具體到雷達數據的分析時(shí)，這些信息能起到很重要的作用。幀頭的低字位給出距離信息，包括低4位的量程信息和高12位的距離采樣深度。
2．2 數據采集卡的實(shí)現
雷達數據采集卡在本系統中起到基石的作用，它將由雷達接收機送下來(lái)的模擬視頻信號采樣量化，經(jīng)過(guò)量程歸并后，相對于主脈沖對齊，然后加入幀頭信息，通過(guò)DMA傳輸給驅動(dòng)程序。數據采集卡的功能結構如圖4所示。
圖5
數據采集卡共有七個(gè)主要模塊：PCI總線(xiàn)控制模塊采用通用芯片PCI9080橋接本地總線(xiàn)和PCI總線(xiàn)；本地總線(xiàn)控制模塊CM負責卡內控制信號和狀態(tài)信號的交互；SYN為外部方位碼和主脈沖的同步模塊，它根據主脈沖產(chǎn)生AD的采樣時(shí)鐘和量程歸并時(shí)鐘；AD采用TLC5540對雷達視頻信號進(jìn)行采樣量化；MERGE模塊為量程歸并模塊；PACK模塊將由SYN和MERGE模塊送來(lái)的方位碼和視頻數據打包成幀，并排隊送入FIFO；FIFO模塊將幀結構的雷達數據通過(guò)DMA傳給驅動(dòng)程序。在硬件的實(shí)現上采用了可編程器件CPLD。
2．3 用CPLD實(shí)現雙FIFO控制
采集卡中數字化雷達視頻信號在推入FIFO之前要經(jīng)過(guò)打包成幀的處理，這個(gè)處理過(guò)程通過(guò)一片EPM7128SLC84—10實(shí)現。其內部的控制邏輯如圖5所示。
圖6
圖3中，數據幀的幀頭包含方位信息和數據量以及量程信息，這一部分的處理在圖5的head模塊中實(shí)現；視頻量化深度為8位，并行推入FIFO為16位，這就需要將數據移位合并，這
【基于PCI總線(xiàn)的雷達視頻采集方案】相關(guān)文章：
基于PCI總線(xiàn)的CAN卡的設計與實(shí)現03-18
基于DM642的多路視頻采集系統03-03
基于USB總線(xiàn)的實(shí)時(shí)數據采集系統設計與實(shí)現03-19
基于PCI總線(xiàn)的雙DSP系統及WDM驅動(dòng)程序設計03-19
高速PCI總線(xiàn)接口模塊設計03-08
IIC總線(xiàn)數據采集及繪圖03-08