- 相關(guān)推薦
常見(jiàn)的硬件筆試面試題目
[常見(jiàn)的硬件筆試面試題目1]
建立時(shí)間(Setup Time)和保持時(shí)間(Hold time)，常見(jiàn)的硬件筆試面試題目1。建立時(shí)間是指在時(shí)鐘邊沿前，數據信號需要保持不變的時(shí)間。保持時(shí)間是指時(shí)鐘跳變邊沿后數據信號需要保持不變的時(shí)間。見(jiàn)圖1。
如果不滿(mǎn)足建立和保持時(shí)間的話(huà)，那么DFF將不能正確地采樣到數據，將會(huì )出現metastability的情況。
如果數據信號在時(shí)鐘沿觸發(fā)前后持續的時(shí)間均超過(guò)建立和保持時(shí)間，那么超過(guò)量就分別被稱(chēng)為建立時(shí)間裕量和保持時(shí)間裕量。
圖1 建立時(shí)間和保持時(shí)間示意圖
2什么是競爭與冒險現象?怎樣判斷?如何消除?
在組合邏輯中，由于門(mén)的輸入信號通路中經(jīng)過(guò)了不同的延時(shí)，導致到達該門(mén)的時(shí)間不一致叫競爭。
產(chǎn)生毛刺叫冒險。
如果布爾式中有相反的信號則可能產(chǎn)生競爭和冒險現象。
解決方法：一是添加布爾式的消去項，二是在芯片外部加電容。
3 用D觸發(fā)器實(shí)現2倍分頻的邏輯電路?
Verilog描述：
module divide2( clk , clk_o, reset);
input clk , reset;
output clk_o;
wire in;
reg out ;
always @ ( posedge clk or posedge reset)
if ( reset)
out <= 0;
else
out <= in;
assign in = ~out;
assign clk_o = out;
endmodule
圖形描述：
4 什么是"線(xiàn)與"邏輯，要實(shí)現它，在硬件特性上有什么具體要求?
線(xiàn)與邏輯是兩個(gè)輸出信號相連可以實(shí)現與的功能。在硬件上，要用oc門(mén)來(lái)實(shí)現，由于不用oc門(mén)可能使灌電流過(guò)大，而燒壞邏輯門(mén)。
同時(shí)在輸出端口應加一個(gè)上拉電阻，
5 什么是同步邏輯和異步邏輯?
同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。
異步邏輯是各時(shí)鐘之間沒(méi)有固定的因果關(guān)系。
6 請畫(huà)出微機接口電路中，典型的輸入設備與微機接口邏輯示意圖(數據接口、控制接口、所存器/緩沖器)。
7 你知道那些常用邏輯電平?TTL與COMS電平可以直接互連嗎?
12，5，3.3
TTL和CMOS不可以直接互連，由于TTL是在0.3-3.6V之間，而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接到CMOS需要在輸出端口加一上拉電阻接到5V或者12V。
8 可編程邏輯器件在現代電子設計中越來(lái)越重要，請問(wèn)：你所知道的可編程邏輯器件有哪些?
PAL，PLD，CPLD，FPGA。
9 試用VHDL或VERILOG、ABLE描述8位D觸發(fā)器邏輯。
module dff8(clk , reset, d, q);
input clk;
input reset;
input [7:0] d;
output [7:0] q;
reg [7:0] q;
always @ (posedge clk or posedge reset)
if(reset)
q <= 0;
else
q <= d;
endmodule
10 設想你將設計完成一個(gè)電子電路方案。請簡(jiǎn)述用EDA軟件(如PROTEL)進(jìn)行設計(包
括原理圖和PCB圖)到調試出樣機的整個(gè)過(guò)程。在各環(huán)節應注意哪些問(wèn)題?
電源的穩定上，電容的選取上，以及布局的大小。
11 用邏輯門(mén)和cmos電路實(shí)現ab+cd
12 用一個(gè)二選一mux和一個(gè)inv實(shí)現異或
13 給了reg的setup,hold時(shí)間，求中間組合邏輯的delay范圍。
Delay < period - setup - hold
14 如何解決亞穩態(tài)
亞穩態(tài)是指觸發(fā)器無(wú)法在某個(gè)規定時(shí)間段內達到一個(gè)可確認的狀態(tài)。當一個(gè)觸發(fā)器進(jìn)入亞穩態(tài)時(shí)，既無(wú)法預測該單元的輸出電平，也無(wú)法預測何時(shí)輸出才能穩定在某個(gè)正確的電平上。在這個(gè)穩定期間，觸發(fā)器輸出一些中間級電平，或者可能處于振蕩狀態(tài)，并且這種無(wú)用的輸出電平可以沿信號通道上的各個(gè)觸發(fā)器級聯(lián)式傳播下去。
15 用verilog/vhdl寫(xiě)一個(gè)fifo控制器
〔常見(jiàn)的硬件筆試面試題目1〕
【常見(jiàn)的硬件筆試面試題目】相關(guān)文章：
星網(wǎng)銳捷硬件開(kāi)發(fā)的筆試題目11-21
中興筆試+面試題目11-21
護士面試筆試題目11-23
邁瑞筆試題目硬件研發(fā)工程師11-21
中興09天津硬件筆試題目分享11-21
小升初面試筆試及面試題目11-21
校園編輯面試筆試題目11-21
常見(jiàn)面試題目11-21
求職面試常見(jiàn)題目及回答技巧11-20