中興電源硬件筆試題

  一.選擇判斷題：

　　1.ChipScope 是哪個(gè)FPGA廠(chǎng)家的在線(xiàn)調試技術(shù)(Xilinx,Altera的是SignalTap)

　　2.FPGA設計中既可以用于靜態(tài)驗證又可以用于動(dòng)態(tài)仿真的是(斷言，類(lèi)似于C語(yǔ)言里的asse，靜態(tài)驗證類(lèi)似于程序在編譯階段就能發(fā)現錯誤，動(dòng)態(tài)仿真是仿真階段發(fā)現錯誤)

　　3.WCDMA 的碼片速率是：3.84Mcps(居然蒙對了)

　　4.下面對ARM寄存器的描述錯誤的是(A,PC指向當前執行指令的下兩條指令PC+8)

　　5. 單片機最小系統板的硬件調試順序(好像是選B，檢查焊接->檢查電源是否短路->程序是否能正確燒寫(xiě)->復位電平->時(shí)鐘電路是否起振->調試外圍電路)

　　6.高速PCB設計中應盡量保證地平面的(完整性)

　　7.源端端接與末端端接的作用(末端端接消除一次反射，源端端接消除第二次反射)

　　8.信號完整性包括(反射.地彈.振鈴.串擾)

　　9.重新上電后不需要重新配置的是(Altera 的MAXII，是CPLD)

　　10.根據信息量選擇最佳DSP速率(200MIPS)

　　11.cpu向外圍芯片寄存器A寫(xiě)入0x8F，讀出 0x0F，不可能的原因是(個(gè)人認為“寄存器最高位不可讀”選項是錯誤的，不可讀的話(huà)讀出來(lái)應該是1，個(gè)人感覺(jué))

　　12.LCD的種類(lèi)包括(反射型，全透型和半透型 )。

　　13. 大小為128的RAM可能是(128是bit還是byte?)

　　14.EMC的三要素包括(干擾源.耦合路徑.敏感設備)

　　15.6層板比較好的層疊是(信號-地-信號-電源-地-信號)

　　16.C語(yǔ)言中用到CPU寄存器的變量有(函數參數.函數返回值)

　　17.戴維南定理包括(節點(diǎn)電壓法和回路電流法)

　　18.阻抗匹配方式(源端串聯(lián)匹配.終端并聯(lián)匹配.RC匹配.二極管匹配)

　　19.51單片機的總線(xiàn)包括(數據總線(xiàn).地址總線(xiàn).控制總線(xiàn))

　　20.兩個(gè)16位有符號數相乘，結果最少用多少位數來(lái)保存?

　　21.16位有符號數進(jìn)行4次乘加，結果最少用多少位數來(lái)保存?(沒(méi)看懂)

　　22.setup time的概念

　　23.ARM存儲保護機制

　　二.問(wèn)答題

　　1.FPGA 選型時(shí)要考慮哪些方面?(容量.速度.片內資源.功耗.成本.配置方式.開(kāi)發(fā)工具等等)

　　2.什么是競爭冒險?怎么產(chǎn)生的?如何消除?

　　在組合邏輯中，由于門(mén)的輸入信號通路中經(jīng)過(guò)了不同的延時(shí)，導致到達該門(mén)的時(shí)間不一致叫競爭。產(chǎn)生毛刺叫冒險。如果布爾式中有相反的信號則可能產(chǎn)生競爭和冒險現象。解決方法：一是添加布爾式的消去項，二是在芯片外部加電容。

　　3.EMC從哪些方面設計?

　　a.結構，屏蔽與接地b. 電纜.連接器與接口電路c.濾波與抑制d.旁路和去耦e.PCB設計f.器件.軟件4.用模擬電路設計加法器三.設計題1.C5000系列DSP的最小系統框圖并說(shuō)明硬件調試流程(用來(lái)地址解碼的CPLD.flash,sdram,電源，復位，時(shí)鐘，jtag)2.用HDL寫(xiě)4.5分頻電路。

【中興電源硬件筆試題】相關(guān)文章：

中興09天津硬件筆試題目分享11-21

中興硬件筆試真題09-26

中興通訊南京筆試題02-18

中興筆試+面試題目11-21

聯(lián)發(fā)科硬件筆試題07-19

華為硬件筆試題考點(diǎn)分析11-18

硬件工程師的面試試題03-17

星網(wǎng)銳捷硬件開(kāi)發(fā)的筆試題目11-21

中興面試筆試10-26

邁瑞筆試題目硬件研發(fā)工程師11-21