eda實(shí)習心得體會(huì )范文（精選3篇）

　　當我們經(jīng)過(guò)反思，有了新的啟發(fā)時(shí)，往往會(huì )寫(xiě)一篇心得體會(huì )，如此就可以提升我們寫(xiě)作能力了。那么心得體會(huì )怎么寫(xiě)才能感染讀者呢？下面是小編為大家收集的eda實(shí)習心得體會(huì )范文，僅供參考，歡迎大家閱讀。

　　eda實(shí)習心得體會(huì )1

　　不到一周的EDA實(shí)訓就這樣結束了，雖然時(shí)間有些短暫，學(xué)習的有些倉促，但是這次實(shí)訓我是認真的。我沒(méi)有像以往一樣單一的照貓畫(huà)虎，沒(méi)有等待著(zhù)參考別人的成果，而是一邊畫(huà)電路圖，一邊分析原理，遇到不會(huì )的，自己先勇于嘗試，然后與同學(xué)交流。雖然有很多地方仍然不是很明白，但是自己至少盡心盡力了。

　　初次使用Multisim軟件，加之又是英文版的，會(huì )很吃力，我們可能找不準元器件，可能因不懂它的屬性而用錯，像這樣的問(wèn)題不是沒(méi)出現過(guò)，就在完成實(shí)訓第一題目時(shí)這些錯誤就出現了。當時(shí)因為用錯電阻的屬性，導致仿真出的波形與別人不同，然而這個(gè)問(wèn)題在當時(shí)困擾了我和同學(xué)很久，一直找不出問(wèn)題出在哪里，后來(lái)還好有老師的指導，才找出問(wèn)題的所在（我們用的是電流型電阻）。

　　實(shí)訓內容包括了對電路、模擬電子、數字電路的簡(jiǎn)單操作，我們通過(guò)Multisim軟件畫(huà)出電路圖，用虛擬的儀表對電路參數進(jìn)行測量，用虛擬示波器對電路輸入輸出波形進(jìn)行觀(guān)測，這不僅讓我們熟悉使用該軟件，同時(shí)體驗軟件仿真在電路分析中的重要作用，利用該軟件不僅可以準確測量各參量，還可幫助我們測試電路的性能。它確實(shí)很方便實(shí)用。

　　雖然有了這種強大軟件的幫助，但是對于我們這些初學(xué)者來(lái)說(shuō)，必須學(xué)會(huì )自己分析電路原理，來(lái)判斷測試結果。電路、模電、數電是一年前學(xué)的，或許是因時(shí)間長(cháng)，好多知識點(diǎn)被遺忘了，或許是當時(shí)就沒(méi)將這三門(mén)功課學(xué)好，對知識點(diǎn)的生疏，導致實(shí)訓的進(jìn)行并不是很順利，有時(shí)半天分析不出一個(gè)原理圖。

　　實(shí)訓時(shí)間很短，該軟件的學(xué)習過(guò)程還很長(cháng)，我不希望自己因實(shí)訓結束而停止對其的認識和學(xué)習。寫(xiě)到這，我想起前幾天一位留學(xué)回國的姐說(shuō)過(guò)的話(huà)：你現在所學(xué)的那些專(zhuān)業(yè)軟件，你必須深入了解和學(xué)習；就學(xué)校進(jìn)行一到兩禮拜的學(xué)習是遠遠不夠的，自己課后必須加強學(xué)習。之前的實(shí)訓機會(huì )已經(jīng)被荒廢了，現在的機會(huì )自己應該好好珍惜。大學(xué)的美好時(shí)光所剩不多，如果覺(jué)得自己之前沒(méi)有盡心盡力，那么接下來(lái)的時(shí)間自己好好珍惜吧。

　　eda實(shí)習心得體會(huì )2

　　本學(xué)期末我們進(jìn)行了EDA實(shí)訓，我們組做的是四路智能搶答器，不過(guò)本次實(shí)訓與以往最大的不同是在熟練并掌握Verilog硬件描述語(yǔ)言的基礎上，運用Quartus軟件，對其進(jìn)行波形以及功能的仿真。我們組搶答器的設計要求是：可容納四組參賽者，每組設置一個(gè)搶答按鈕供搶答者使用，電路具有第一搶答信號的鑒別和鎖存功能，系統具有計分、倒計時(shí)和倒計時(shí)鎖存等電路，輸入信號有：各組的搶答按鈕A、B、C、D，系統清零信號CLR，系統時(shí)鐘信號CLK，計分復位端RST，加分按鈕端ADD，計時(shí)預置控制端LDN，計時(shí)使能端EN，計時(shí)預置數據調整按鈕可以用如TA、TB表示；系統的輸出信號有：四個(gè)組搶答成功與否的指示燈控制信號輸出口可用如LEDA、LEDB、LEDC、LEDD表示，四個(gè)組搶答時(shí)的計時(shí)數碼顯示控制信號若干，搶答成功組別顯示的控制信號若干，各組計分動(dòng)態(tài)顯示的控制信號若干。整個(gè)系統至少有三個(gè)主要模塊：搶答鑒別模塊、搶答計時(shí)模塊、搶答計分模塊。

　　實(shí)訓的第一天我們組三個(gè)人就開(kāi)始對搶答器的各部分源程序進(jìn)行調試，由于剛開(kāi)始對于quartus2軟件用的不是很熟練，所以在第一天幾乎上沒(méi)有啥大的進(jìn)展，一直都在改程序中的錯誤。在不停的重復的編譯、改錯。拿著(zhù)EDA修改稿、資料書(shū)檢查出錯的地方，一邊又一遍的校對分析其中的錯誤。

　　在實(shí)訓中我們遇到了很多的問(wèn)題。為了解決這些問(wèn)題我和他們兩個(gè)都在的想辦法通過(guò)各種渠道尋找解決問(wèn)題的方法。上網(wǎng)查資料、問(wèn)同學(xué)、圖書(shū)館查資料、問(wèn)老師、自己想辦法，其實(shí)最有效的方法還是自己去想那樣學(xué)到的東西才會(huì )更加的深刻記得時(shí)間也是最長(cháng)的，他人的幫助當然是很好的，但只是暫時(shí)的要想真正的學(xué)到東西還是要靠自己去想辦法。不能一有問(wèn)題就希望要他人幫忙，一定自己先好好想想實(shí)在解決不了的再去問(wèn)老師找同學(xué)。

　　由于在一開(kāi)始的時(shí)候對quartus2軟件的不熟悉耽誤了很多的時(shí)間，在接下來(lái)的'幾天里遇到了不少的問(wèn)題。剛開(kāi)始的時(shí)候是源程序中的錯誤一直在那改，好不容易幾個(gè)模塊中的錯誤都一個(gè)個(gè)排除了，但當把他們放到一起時(shí)問(wèn)題就又出現了。于是又開(kāi)始了檢查修改，可是弄了好長(cháng)時(shí)間也沒(méi)有弄明白，最后找了一個(gè)在實(shí)驗室的同學(xué)說(shuō)是頂層文件有問(wèn)題。于是晚上又找了些關(guān)于頂層文件資料還有課本上的例子。最后對步驟已經(jīng)有了很熟練的掌握，很快就完成了程序編譯、仿真、下載到最后的調試。

　　紙上談來(lái)終覺(jué)淺，絕知此事要躬行。在這短暫的兩周實(shí)訓中深深的感覺(jué)到了自己要學(xué)的東西實(shí)在是太多了，自己知道的是多么的有限，由于自身專(zhuān)業(yè)知識的欠缺導致了這次實(shí)訓不是進(jìn)行的很順利，通過(guò)這次實(shí)訓暴露了我們自身的諸多的不足之處，我們會(huì )引以為鑒，在以后的生活中更應該努力的學(xué)習。

　　雖然實(shí)訓僅僅進(jìn)行了兩個(gè)星期就匆匆的結束了，但在這兩個(gè)星期中收獲還是很多的。實(shí)訓的目的是要把學(xué)過(guò)的東西拿出來(lái)用這一個(gè)星期的實(shí)訓中不僅用了而且對于quartus2軟件的使用也更加的得心應手，這次實(shí)訓提高了我們的動(dòng)手能力、理論聯(lián)系實(shí)際的能力、發(fā)現問(wèn)題分析問(wèn)題解決問(wèn)題的能力。實(shí)訓只要你認真做了都是對自己能力一次很大的提高。

　　本次設計過(guò)程中得到我們老師的悉心指導。甕老師多次詢(xún)問(wèn)設計進(jìn)程，并為我們指點(diǎn)迷津，幫助我們理順設計思路，精心點(diǎn)撥，時(shí)刻在幫助著(zhù)我們去提高自己。甕老師一絲不茍的作風(fēng)，嚴謹求實(shí)的態(tài)度，踏踏實(shí)實(shí)的精神，不僅是我學(xué)習的楷模，并將積極影響我今后的學(xué)習和工作。在此誠摯地向甕老師致謝。

　　eda實(shí)習心得體會(huì )3

　　這次EDA課程設計歷時(shí)兩個(gè)星期，通過(guò)這次設計，通過(guò)這次課程設計使我懂得了理論與實(shí)際相結合是很重要的，在設計的過(guò)程中遇到問(wèn)題，同時(shí)在設計的過(guò)程中發(fā)現了自己的不足之處，這次設計的數字秒表還是比較成功的，在設計中遇到了很多問(wèn)題，在學(xué)完P(guān)LC理論課程后我們做了課程設計，此次設計以分組的方式進(jìn)行，沒(méi)有過(guò)實(shí)際開(kāi)發(fā)設計的經(jīng)驗，我們基本學(xué)會(huì )了PLC設計的步聚和基本方法。

　　這次EDA課程設計歷時(shí)兩個(gè)星期，在整整兩個(gè)星期的日子里，可以說(shuō)是苦多于甜，但是可以學(xué)的到很多很多的東西，同時(shí)不僅可以鞏固以前所學(xué)過(guò)的知識，而且學(xué)到了很多在書(shū)本上所沒(méi)有學(xué)到過(guò)的知識。通過(guò)這次設計，進(jìn)一步加深了對EDA的了解，讓我對它有了更加濃厚的興趣。特別是當每一個(gè)子模塊編寫(xiě)調試成功時(shí)，心里特別的開(kāi)心。但是在編寫(xiě)頂層文件的程序時(shí)，遇到了不少問(wèn)題，特別是各元件之間的連接，以及信號的定義，總是有錯誤，在細心的檢查下，終于找出了錯誤和警告，排除困難后，程序編譯就通過(guò)了，心里終于舒了一口氣。在波形仿真時(shí)，也遇到了一點(diǎn)困難，想要的結果不能在波形上得到正確的顯示：在設定輸入的時(shí)鐘信號后，數字秒表開(kāi)始計數，但是始終看不到秒和小時(shí)的循環(huán)計數。后來(lái)，在數十次的調試之后，才發(fā)現是因為輸入的時(shí)鐘信號對于器件的延遲時(shí)間來(lái)說(shuō)太短了。經(jīng)過(guò)屢次調試，終于找到了比較合適的輸入數值：時(shí)鐘周期設置在15秒左右比較合適。另外，Endtime的值需要設置的長(cháng)一點(diǎn)：500us左右，這樣就可以觀(guān)察到完整的仿真結果。

　　其次，在連接各個(gè)模塊的時(shí)候一定要注意各個(gè)輸入、輸出引腳的線(xiàn)寬，因為每個(gè)線(xiàn)寬是不一樣的，只要讓各個(gè)線(xiàn)寬互相匹配，才能得出正確的結果，否則，出現任何一點(diǎn)小的誤差就會(huì )導致整個(gè)文件系統的編譯出現錯誤提示，在器件的選擇上也有一定的技巧，只有選擇了合適當前電路所適合的器件，編譯才能得到完滿(mǎn)成功。

　　通過(guò)這次課程設計使我懂得了理論與實(shí)際相結合是很重要的，只有理論知識是遠遠不夠的，只有把所學(xué)的理論知識與實(shí)踐相結合起來(lái)，從理論中得出結論，才能真正為社會(huì )服務(wù)，從而提高自己的實(shí)際動(dòng)手能力和獨立思考的能力。在設計的過(guò)程中遇到問(wèn)題，可以說(shuō)得是困難重重，這畢竟第一次做的，難免會(huì )遇到過(guò)各種各樣的問(wèn)題，同時(shí)在設計的過(guò)程中發(fā)現了自己的不足之處，對以前所學(xué)過(guò)的知識理解得不夠深刻，掌握得不夠牢固。

　　在設計過(guò)程中，總是遇到這樣或那樣的問(wèn)題。有時(shí)發(fā)現一個(gè)問(wèn)題的時(shí)候，需要做大量的工作，花大量的時(shí)間才能解決。自然而然，我的耐心便在其中建立起來(lái)了。為以后的工作積累了經(jīng)驗，增強了信心。

【eda實(shí)習心得體會(huì )范文（精選3篇）】相關(guān)文章：

eda技術(shù)概述11-15

EDA及其應用10-15

EDA是什么10-05

EDA設計技巧10-05

EDA設計方法10-05

EDA技術(shù)概念05-15

EDA技術(shù)簡(jiǎn)介10-05

EDA的定義10-01

EDA技術(shù)與實(shí)踐05-09

EDA技術(shù)與應用11-15