- 相關(guān)推薦
詳細解讀硬件處理器的生產(chǎn)技術(shù)
在過(guò)去的40多年，半導體工業(yè)的發(fā)展突破了一個(gè)又一個(gè)看似不可能跨越的瓶頸，神奇地遵循著(zhù)摩爾定律，如今的半導體科技已經(jīng)達到了幾乎不可能為之的地步。而這一切都得益于生產(chǎn)技術(shù)的不斷進(jìn)步，可以預見(jiàn)伴隨著(zhù)處理器的發(fā)展，生產(chǎn)技術(shù)這種發(fā)展趨勢仍將持續下去。在小編眼里，Inetl、AMD之間的處理器頻率/性能的競爭，也伴隨著(zhù)各自生產(chǎn)技術(shù)的競爭。
一、英特爾
現在我們先看一下英特爾的生產(chǎn)技術(shù)。今天這家公司所采用的主流生產(chǎn)技術(shù)是0.13微米制程(晶體管門(mén)長(cháng)為60納米)，主要借助于2489埃波長(cháng)的氪/氟紫外線(xiàn)(1埃=0.1納米，不過(guò)芯片核心關(guān)鍵部分采用1930埃波長(cháng)的氪/氟紫外線(xiàn))的蝕刻技術(shù)來(lái)完成的。蝕刻也稱(chēng)為光刻，其主要是指利用一定波長(cháng)的紫外透過(guò)掩膜后照射在硅晶元上，將掩膜上的電路圖像完整地復制到硅晶元上從而形成所需要的電路圖形的過(guò)程。
掩膜其實(shí)可以看作是CPU內核電路圖的微縮“底片”，廠(chǎng)商事前先將一幅有著(zhù)非常復雜設計模型的原圖縮小成極細微的蝕刻掩膜。蝕刻中最關(guān)鍵的地方就是此紫外線(xiàn)的波長(cháng)，波長(cháng)越短的紫外線(xiàn)干擾和衍射現象就越不明顯，晶體管就可以實(shí)現越小的線(xiàn)寬。
目前在CPU制造中主要是采用2489埃波長(cháng)的氪/氟紫外線(xiàn)，主要應用于0.18微米和0.13微米制程中，而目前英特爾是最新的0.09微米制程則采用了波長(cháng)更短的1930埃的氬/氟紫外線(xiàn)。因此當你聽(tīng)見(jiàn)Pentium4采用0.13微米制程時(shí)，這意味著(zhù)指Pentium4的晶體管尺寸最小可以做成0.13微米那么大，就是說(shuō)這個(gè)加工廠(chǎng)在晶元上所能蝕刻的最小晶體管尺寸是0.13微米。
你將通�？匆�(jiàn)“蝕刻尺寸”和“晶體管尺寸”這兩個(gè)術(shù)語(yǔ)是可以交換使用的，因為在一塊集成電路上的最重要的特性就是晶體管。蝕刻尺寸越小，那么單個(gè)晶體管通道(也稱(chēng)晶體管間的物理門(mén)長(cháng))就越小，從而可以騰出更多的空間來(lái)容納更多的晶體管。
我們現在仍不能說(shuō)英特爾充分掌握300mm硅晶元生產(chǎn)技術(shù)(注：300mm就是硅晶元尺寸，即在半導體生產(chǎn)過(guò)程中硅晶元使用的直徑值)。你可能這樣想像，硅晶元尺寸越大越好，這樣每塊晶元能生產(chǎn)更多的芯片。然而，硅晶元有一個(gè)特性來(lái)限制制造商隨意增加硅晶元的尺寸，那就是在晶元生產(chǎn)過(guò)程中，離晶元中心越遠就越容易出現壞點(diǎn)。因此從硅晶元中心向外擴展，壞點(diǎn)數是呈上升趨勢。
半導體生產(chǎn)商們也總是致力于在盡量大的晶元上控制壞點(diǎn)的數量，比如8086CPU制造時(shí)最初所使用的晶元尺寸是50mm，而現在英特爾已經(jīng)開(kāi)始使用300mm尺寸硅晶元生產(chǎn)工廠(chǎng)生產(chǎn)新一代處理器。不過(guò)，英特爾目前其大多數工廠(chǎng)仍以然以200mm的硅晶元為主，而300mm硅晶元生產(chǎn)線(xiàn)主要用于0.09微米芯片之上。
面對如此多生產(chǎn)線(xiàn)，如果對所有設備重新升級改造，這意味著(zhù)將需要花費很多費用和時(shí)間。因為一套特定的硅晶元生產(chǎn)設備所能生產(chǎn)的硅晶元尺寸是固定，因為對原設備進(jìn)行改造來(lái)生產(chǎn)新尺寸的硅晶元而花費資金是相當驚人的，這些費用幾乎可以建造一個(gè)新的生產(chǎn)工廠(chǎng)。這樣我們就無(wú)法隨心所欲地增大晶元尺寸。
不過(guò)采用300mm硅晶元有很顯明的優(yōu)點(diǎn)，可以降低生產(chǎn)成本。根據英特爾資料來(lái)看，相對于200mm晶元，芯片的生產(chǎn)量提高了2.25-2.5倍;而對于總體芯片產(chǎn)量而言，300mm晶元廠(chǎng)比200mm的高出了1.6-2.2倍，而兩者生產(chǎn)設備的維護費用相差無(wú)幾。這樣一來(lái)，如果采用300mm硅晶元生產(chǎn)線(xiàn)，芯片的平均成本將下降30%。
盡管如此，仍然有一些關(guān)鍵因素是與硅晶元尺寸大小無(wú)關(guān)的。目前處理器上，普遍采用六層的陰極真空噴射導體(sputteredconductors)，而它們都是由銅制成的。好像是從90年代早期開(kāi)始，鋁就逐漸被放棄了。還有就是Intel的最新處理器使用的也還是FC-PGA封裝。在使用了0.09微米技術(shù)后，我們將在今后看到一些改變，不過(guò)不會(huì )那么明顯。Intel宣布他們將保持目前3/4的產(chǎn)品不變(即在300mm硅晶元上采用0.13微米技術(shù))。
晶體管的結構也將有所改變。不過(guò)不是在數量上—晶體管門(mén)寬將從此前的60納米被縮小到50納米，因為門(mén)泄漏已經(jīng)成為采用0.13制程的處理器的發(fā)展障礙。(附注：CPU制造過(guò)程中晶體管本身存在的漏電問(wèn)題。目前存在著(zhù)兩種泄漏電流：首先是門(mén)泄漏，這是電子的一種自發(fā)運動(dòng)，由負極的硅底板通過(guò)管道流向正極的門(mén);其次是通過(guò)晶體管通道的硅底板進(jìn)行的電子自發(fā)從負極流向正極的運動(dòng)，這也被稱(chēng)為亞閾泄漏。
這兩種泄漏電流都需要提高門(mén)電壓以及驅動(dòng)電流來(lái)進(jìn)行補償，這對CPU的能量消耗以及發(fā)熱量都有負面的影響。)除此之外，其它部分將沒(méi)有任何改變，他們直接取決于晶體管門(mén)寬的大小，而這也間接決定晶體管的速度和尺寸。為此，英特爾已經(jīng)開(kāi)始在它的0.09微米生產(chǎn)線(xiàn)上引入了應變硅技術(shù)(Strainedsilicon)和新的Low-k電介質(zhì)。
應變硅屬于一種超薄的氧化物。該層氧化物達到了1.2納米厚度的極限它僅有通道的1/45，上面提到的2.3納米極限值，不過(guò)應變硅的作用和目前使用的SiO2剛好相反。SIO2它是作為電子的屏蔽出現的，在其下的通道則是電子由發(fā)射端到接受端的路徑，電流越高，電子運動(dòng)就越容易，速度也越快。
通道一般是用硅制成的，而如果使用應變硅代替普通的硅來(lái)制造晶體管通道的話(huà)，格子里的原子將被分散在較遠的距離、可以將原子拉長(cháng)，那么電子在通過(guò)稀疏的原子格時(shí)遇到的阻抗就大大下降。Intel宣稱(chēng)利用這種技術(shù)只需將Si原子拉長(cháng)1%，就可以提高10~20%的電流速度，而成本只增加了2%。
此外在0.09微米制程背后還有一項技術(shù)值得我們留意的，那就是七層金屬底板制造技術(shù)，這可以在生產(chǎn)上億個(gè)晶體管的處理器時(shí)提供更高的靈活性，象Prescott。目前CPU中集成的晶體管數目已經(jīng)數以?xún)|計，廠(chǎng)商為了能在有限的CPU內核空間中集成更多的晶體管往往使用一種三維的堆疊結構，在0.13微米制程時(shí)代已經(jīng)有廠(chǎng)商使用了7層布線(xiàn)結構。Intel在這場(chǎng)競賽中已經(jīng)是個(gè)落后者。到了0.09微米時(shí)代，Intel才剛剛采用7層布線(xiàn)結構，同一時(shí)間IBM已經(jīng)宣布將會(huì )全面轉入8層布線(xiàn)結構。
晶體管尺寸的縮小，意味著(zhù)在相同空間的情況下，內核可以容納更多的晶體管。因此用于連接各部分的金屬電路的重要性也開(kāi)始凸現，在CPU中金屬電路的傳導能力甚至決定了CPU所能提供的最高速度。在0.09微米制程中，Intel將使用碳硅混合物取代目前的SiOF，從而提高了18%的互連效率。而且利用0.09微米技術(shù)，Intel已經(jīng)可以將一個(gè)6個(gè)晶體管的SRAM單元做在了1平方微米的面積中。
這樣一個(gè)52Mbit的10×11mm芯片就可以包含3.3億個(gè)晶體管，是Pentium4處理器的7倍。因此，即將Prescott處理器的L2緩存達到8MB，其內核面積也僅只有4×4mm。而且采用理更先進(jìn)的生產(chǎn)工藝可以降低單晶體管的功耗，增加處理器的頻率提升潛力。
這就是目前的英特爾,那么未來(lái)英特爾還將有什么值得我們期待的呢?首先,英特爾會(huì )最大限度地利用現有技術(shù)來(lái)榨干硅晶體管的最后一點(diǎn)油水。英特爾把它稱(chēng)為T(mén)erahertz晶體管(Terahertz=1000GHz)。盡管利用目前的技術(shù)基英特爾可以生產(chǎn)出15納米晶體管，但擁有如此晶體管的芯片的耗電量和熱量是相當驚人的，而且如何解決門(mén)泄漏也是一大難題。因此如果不對目前技術(shù)進(jìn)行改進(jìn)的話(huà)，Terahertz晶體管是不可能投入到實(shí)際應用中來(lái)。
首先Terahertz晶體管要求使用不同的材料，因為他們決定晶體管的基本的特征。二氧化硅做為門(mén)和通道之間的絕緣層已經(jīng)不適合，而需要用到Intel稱(chēng)為高k門(mén)電介質(zhì)(HighKgateDielectric)的材料。這種材料對電子泄漏的阻隔效果是SiO2的10000倍。第二關(guān)鍵是采用DST(depletedsubstratetransistor)的技術(shù)，這是英特爾為解決亞閾泄漏的問(wèn)題所研發(fā)的技術(shù)。
Intel一直對SOI技術(shù)抱著(zhù)懷疑的態(tài)度，認為使用完全耗盡的通道沒(méi)有任何好處，過(guò)小晶體管通道寬度會(huì )大大增加制造難度，同時(shí)也因為發(fā)射端和接受端的距離減小會(huì )急劇提高外接晶體管的阻抗。這個(gè)DST技術(shù)通過(guò)一些改動(dòng)來(lái)消除SOI技術(shù)的缺陷。這樣即使通道真的非常的短，利用DST技術(shù)也做了完全的貧化處理，完全在控制之下。驅動(dòng)電流可以立即在門(mén)下通過(guò)，并不會(huì )電離在絕緣層下通道的任何部分。
另外，這樣也可以表現出虛擬通道增長(cháng)的效果，從而體現出浮點(diǎn)晶體管的特性。不過(guò)DST技術(shù)也帶來(lái)一個(gè)問(wèn)題，那就是會(huì )增加外接晶體管的阻抗，所以Intel不會(huì )讓通道的長(cháng)度影響到DST晶體管上的漏極和接受端的長(cháng)度。Intel通過(guò)降低關(guān)狀態(tài)電壓有效的將產(chǎn)品工作電壓降到了1.0V以下，并表示可以在2010年達到0.6V。
利用高k門(mén)電介質(zhì)和DST技術(shù)，使英特爾生產(chǎn)Terahertz晶體管成為可能，可以生產(chǎn)出大小為32納米(晶體管門(mén)寬為15納米,比流行感冒病毒還要小3倍)，工作電壓為0.75V電壓和頻率為1THz(1000GHz)的晶體管。但是英特爾在晶體管領(lǐng)域的創(chuàng )新技術(shù)并不僅僅只有這些，英特爾還提出了新一代晶體管架構—三門(mén)晶體管。
傳統的晶體管架構已經(jīng)在微電子學(xué)使用了將近35年：經(jīng)典的晶體管包括1個(gè)可以控制的電極和在它下面的電流順序通過(guò)的另外兩個(gè)電極。就這樣，晶體管架構呈現出一種二維的狀態(tài)。
不過(guò)因為集成了眾多的晶體管，同時(shí)還有著(zhù)多重的門(mén)和通道，因此在微電子學(xué)領(lǐng)域，處理器被定義為一種三維架構。三門(mén)晶體管就是在單個(gè)晶體管內集成三個(gè)通道。
三門(mén)晶體管就是在單個(gè)晶體管內集成三個(gè)通道。從微觀(guān)上看，三門(mén)晶體管的門(mén)(gate)和發(fā)射器(emitter)和收集器被設置在了普通晶圓的表面，并且他們之間相互交叉。這樣就構成了一種有趣的結構：門(mén)電子束的截面是一個(gè)矩形，頂端和兩側都是門(mén)電極，這樣一來(lái)，三門(mén)晶體管就像是反轉的傳統晶體管樹(shù)立在了晶圓上。
傳統的晶體管架構呈現是一種二維的狀態(tài)，包括1個(gè)可以控制的電極和在它下面的電流順序通過(guò)的另外兩個(gè)電極。普通晶體管只在頂端有一個(gè)門(mén)電極，也就需要更多的時(shí)間在通道上切換充電狀態(tài)以改變晶體管的開(kāi)光狀態(tài)，同時(shí)也需要更高的電壓。
而通過(guò)三門(mén)晶體管技術(shù)，理論上只需要有幾束相同的電波我們就夠通過(guò)使用極限的電壓打開(kāi)晶體管，幾乎同時(shí)門(mén)會(huì )被出現在所有電波上的電流所阻斷。所以通過(guò)晶體管的總共電流等于每個(gè)交叉點(diǎn)的電流的和。假設我們有6個(gè)輸出，其中三個(gè)發(fā)射器，三個(gè)接收器，那我們可以得到與普通晶體管相同的電流，但相同情況下所需要輸入的電壓量卻要低3倍。
或者相同的電壓可以驅動(dòng)3倍于以前的電流，總體效率將提高20%，這便是三門(mén)晶體管的魅力所在。而且三門(mén)晶體管的高效性降低了對通道長(cháng)度的要求，可以大大降低對生產(chǎn)技術(shù)的要求。不過(guò)這項技術(shù)目前還停留在實(shí)驗室階段，還沒(méi)有在Prescott上應用，有望在2010年前開(kāi)始實(shí)際應用。
當然，制造這樣小的晶體管當然需要更為先進(jìn)的蝕刻技術(shù)來(lái)支持。目前英特爾仍在使用舊的248納米設備來(lái)制造0.09微米的芯片，當然有些關(guān)鍵部位是由193納米設備完成的(大約占20%)。在完成了向193納米設備的過(guò)渡之后，Intel就可以輕松一下了。這些設備可以一直用到65納米晶體管芯片的生產(chǎn)。
在此之后，EUV(ExtremeUltraviolet，極端遠紫外光)光刻技術(shù)將開(kāi)始發(fā)揮。EUV與傳統的紫外線(xiàn)蝕刻技術(shù)是一樣的，都是將激光通過(guò)掩膜，把掩膜上的電路圖轉移動(dòng)晶圓之上，不過(guò)EUV設備使用的是13.4納米波長(cháng)的激光，采用部分波長(cháng)極短的電磁頻譜，因此能實(shí)現更小的蝕刻尺寸。Intel希望在2005年開(kāi)始使用EUV技術(shù)，那個(gè)時(shí)候他們也將開(kāi)始0.045微米制程的芯片生產(chǎn)了。
然而，在克服以上問(wèn)題后，另一個(gè)問(wèn)題又出現了：芯片封裝。如果沒(méi)有通過(guò)封裝就無(wú)法對內核進(jìn)行保護，就不能提供合適的電壓和及時(shí)將內核的熱量散發(fā)掉，芯片也不能穩定工作，芯片的性能也得不到完全發(fā)揮。針對這個(gè)問(wèn)題，目前英特爾已經(jīng)找到了解決方案：BBUL封裝(BumplessBuild-UpLayer，無(wú)凸塊增層)，這是一種很有前景的封裝技術(shù)。
目前采用的FC-PGA封裝技術(shù)，微處理器內核與封裝材料必須先分別制造的，然后通過(guò)微細錫球(tinysolderballs，由微細錫球組成的“凸點(diǎn)”成為封裝和芯片之間電流和機械的連通路徑)作為媒介焊接在一起，并從互連層部分引出信號傳輸針腳，然后再在外部封裝的PCB板上進(jìn)行布線(xiàn)處理，這樣是一個(gè)非常復雜、細致的工作流程。
隨著(zhù)微處理器運行速度指數級別的提高，芯片封裝中對凸點(diǎn)的材質(zhì)、數目和密度的要求越來(lái)越高，而且采用這種封裝的處理器核心硅芯片所產(chǎn)生的信號必須通過(guò)一個(gè)相對長(cháng)的過(guò)程(F/C焊點(diǎn)、核心層和互連層)才能夠傳遞到外部封裝的針腳上、傳遞至電腦的其他部分上，寄生電感較大，因此大大限制了生產(chǎn)更高頻率的CPU。
相比之下，BBUL封裝的顯得更為先進(jìn)。BBUL封裝的關(guān)鍵在于芯片直接放入封裝中，從而把組成一個(gè)處理器(如Pentium4)的6—7個(gè)金屬層減少大約3層，使處理器的厚度達到只有1mm。這樣處理器的高度被大大降低，封裝也輕了不少，并可以有效控制生產(chǎn)成本。Intel公司聲稱(chēng)，利用這項新技術(shù)基本上可以把一個(gè)封裝包看作是圍繞著(zhù)硅核“生長(cháng)”起來(lái)的，避免了損害芯片效率的焊接過(guò)程以及影響硅核性能的溶化步驟。
而且所有的金屬互連層都位于底部，處于芯片和針腳之間，這里不再需要有機物，這樣數據的必經(jīng)之路縮短了，使得系統更加穩定，新的封裝技術(shù)會(huì )幫助提高芯片的整體運算速度和性能。BBUL技術(shù)還有一個(gè)明顯的優(yōu)點(diǎn)：可以將處理器的寄生電感降低至少30%，這樣可以大大降低處理器能耗、有利于提升主頻速度。此外，BBUL封裝技術(shù)還能在同一封裝中支持多個(gè)處理器，因此服務(wù)器的處理器可以在一個(gè)封裝中有2個(gè)內核，從而比獨立封裝的雙處理器獲得更高的運算速度。
與現有的封裝技術(shù)相比，BBUL盡管有諸多的優(yōu)點(diǎn)，但它要真正進(jìn)入CPU封裝領(lǐng)域尚待時(shí)日，因為以目前的制造技術(shù)實(shí)現起來(lái)仍有一定的難度。Intel計劃在2005-2006年開(kāi)始在商業(yè)上采用。
二、AMD
作為英特爾的老對手，無(wú)論是生產(chǎn)潛力上，還上在新技術(shù)開(kāi)發(fā)上，AMD都要落后于Intel。這是一件很自然的事件，因為2個(gè)公司投資重點(diǎn)有很大的區別。AMD僅僅2個(gè)生產(chǎn)的處理器,而且其中之一的Fab25，還要同時(shí)兼顧生產(chǎn)閃存芯片。AMD公司所有的新處理器都由位于德國的德累斯頓(Dresden)的Fab30工廠(chǎng)生產(chǎn)。
在0.25微米時(shí)代，AMD與英特爾的處于相同水準，不過(guò)在轉移到0.18制程時(shí)AMD開(kāi)始落伍了。在感覺(jué)無(wú)法獨自應付之后，AMD和摩托羅拉建立了戰略合作伙伴關(guān)系。摩托羅拉擁有很多先進(jìn)技術(shù)，比如Apple電腦PowerPC的芯片HiPerMOS7(HiP7)就是摩托羅拉生產(chǎn)的。AMD在獲得授權后一下子就擁有了很多新技術(shù)，其中一部分比Intel的0.13微米生產(chǎn)技術(shù)更好。
首先，AMD獲取的許可技術(shù)對設備要求較低，僅僅要求248納米設備，這樣可以降低生產(chǎn)成本(這個(gè)點(diǎn)對AMD是最重要，這也是AMD處理器價(jià)格低廉的原因之一)。它也使得AMD可以很快步入量產(chǎn)化規模。不過(guò)象英特爾一樣，AMD仍在其產(chǎn)品關(guān)鍵的地方使用了193納米蝕刻技術(shù)。其次，HiP7技術(shù)的生產(chǎn)要求并不象英特爾的0.13微米制程那樣高：晶體管的通道長(cháng)度僅僅需要80納米(而不是英特爾的70納米)，SIO2層的厚度僅僅是1.8/2.5納米(而英特爾則需要達到1.5/2.4納米)。
第三，HiP7可以達到9層銅制互連的水準。最后，HiP7使得AMD在處理隔離晶體管之間互連的絕緣問(wèn)題上具有兩個(gè)選擇：或是K值為3.7的氟化玻璃，或是使用K值小于3的低K值原料，即黑鉆石(而Intel使用的是K值為3.6的SiOF)。這一技術(shù)的影響很類(lèi)似于處理器從鋁變?yōu)殂~的改變，這樣可以讓AMD使用低K值介電體來(lái)生產(chǎn)CPU，而Intel要在0.09微米制程上才會(huì )放棄SiOF。
現在，AMD正在準備下一代生產(chǎn)技術(shù)—HiP8，這一技術(shù)將對抗的是Intel0.09微米的P1262。目前，AMD已經(jīng)做出了樣品，Fab30按照計劃將在2004年底開(kāi)始使用HiP8。AMD又有機會(huì )領(lǐng)先Intel一步了。
而且AMD仍將在HiP8使用SOI技術(shù)。SOI(SilicononInsulator，絕緣層上覆硅)是廠(chǎng)商為解決亞閾泄漏的問(wèn)題所推出的解決方案，AMD在0.13微米制程中就已經(jīng)采用了此技術(shù)。SOI的原理很簡(jiǎn)單：晶體管通過(guò)一個(gè)更厚的絕緣層從硅晶元中分離出來(lái)，這樣做具有很多優(yōu)點(diǎn)。首先，利用SOI技術(shù)，晶體管“開(kāi)”和“關(guān)”狀態(tài)的切換性能提高了，而且同時(shí)在速度不變的情況下，我們可以也可以降低閾值電壓或是同時(shí)提高性能和降低電壓。
舉個(gè)例子來(lái)說(shuō)，如果閾值電壓保持不變，性能可以提高30%，那么如果我們將頻率保持不變而將注意力集中在節能性上，那么我們也可以節省大約50%的能量。此外，在晶體管本身可以處理各種錯誤時(shí)，通道的特性也變得容易預計了。但SOI技術(shù)也有不足之處，它必須減小晶體管漏極/源區域的深度，這將導致晶體管阻抗的升高，而且晶體管的成本也提高了10%。
針對SOI所帶來(lái)阻抗升高的缺點(diǎn)，AMD似乎已經(jīng)找到了解決方案：AMD計劃用高K值的金屬硅酸鹽絕緣材料渠道目前的二氧化硅，這樣將使得泄漏電流下降100倍，我們很快就講見(jiàn)到更快頻率的晶體管。新的晶體管將使得性能增加20%，同時(shí)還將降低泄漏電流和門(mén)極寬度。
此外，AMD正在準備在未來(lái)處理器中使用SiGe技術(shù)(其實(shí)屬也于SOI技術(shù))來(lái)取代純粹的硅來(lái)作為驅動(dòng)電流的通道，功效和Intel的應變硅技術(shù)有些類(lèi)似。使用此種技術(shù)這可以使粘結硅層做得更薄更均勻，其硅層厚度可達15納米水平，而且用這種方法分離圓片時(shí)，也可把它放回到外延系統的反應室內通人化學(xué)蒸氣進(jìn)行原子級刻蝕，也能把硅去掉。AMD此技術(shù)似乎比Intel的應變硅技術(shù)更具有優(yōu)勢：通過(guò)此技術(shù)，晶體管的硅晶格會(huì )根據下面的元素的晶格調整自己，并將延展一些，潛在的阻抗將會(huì )比普通的硅下降70%，而晶體管性能將提高35%。
當然AMD也在考慮多門(mén)晶體管技術(shù)，不過(guò)AMD所推的是雙門(mén)晶體管技術(shù)，和Intel的三門(mén)晶體管不同，其沒(méi)有上方的控制電極。雙門(mén)晶體管的寬度大約為門(mén)極寬度的1/3，晶體管發(fā)送/接受電子束也要窄一些，但由于單個(gè)晶體管通道寬度大大減小對蝕刻技術(shù)提出了更高要求。但雙門(mén)晶體管相對于傳統的晶體管都有很多的優(yōu)勢，特別是它縮小了通道長(cháng)度。
總的來(lái)說(shuō)，在生產(chǎn)技術(shù)上，AMD未來(lái)有足夠的實(shí)力應對來(lái)自英特爾的壓力。
【詳細解讀硬件處理器的生產(chǎn)技術(shù)】相關(guān)文章：
駕駛技術(shù)詳細解讀03-29
詳細解讀速錄的學(xué)習歷程03-17
詳細解讀愛(ài)爾蘭課程分類(lèi)03-30
不同品牌硬件的選擇因素解讀03-06
詳細解讀新西蘭大學(xué)的航空專(zhuān)業(yè)03-16
留學(xué)考試SSAT制度詳細解讀03-18
荷蘭留學(xué)：教育制度詳細解讀03-23