- 相關(guān)推薦
PowerPC和Dallas的時(shí)鐘芯片接口設計
摘要：分析摩托羅位的PowerPC系列處理器和Dallas的實(shí)時(shí)時(shí)鐘芯片的時(shí)序，并詳細給出一種較為實(shí)用的接口設計方法。在通信領(lǐng)域，摩托羅位的PowerPC（如MPC850、MPC860、MPC8260等）的應用越來(lái)越廣泛。由于這些嵌入式CPU上集成著(zhù)豐富的通信資源（如快速以太網(wǎng)接口、
多個(gè)串口等），而且有較高的運行速度和較低的價(jià)位，故在一些遠程測控領(lǐng)域的應用也越來(lái)越多。同時(shí)在許多系統中都需要實(shí)時(shí)時(shí)鐘，而應用最廣泛的當數Dallas的時(shí)鐘芯片。摩托羅拉的PowerPC系列地址線(xiàn)和數據線(xiàn)是獨立的，而Dallas的時(shí)鐘芯片的地址線(xiàn)和數據線(xiàn)是復用的。本文以MPC860和DS1687為例，給出接口的設計方法和電路。因為用CPLD來(lái)實(shí)現，進(jìn)步增加了通用性。
1 DS1687的功能和時(shí)序特點(diǎn)
在我們開(kāi)發(fā)的寬帶接入服務(wù)器（BNAS）中用到了MPC860，作為客戶(hù)端與RADIUS服務(wù)器配合實(shí)現對用戶(hù)信息的認證、鑒權、計費等功能。在處理計費信息時(shí)需要有實(shí)時(shí)時(shí)鐘基準，我們選擇了Dallas的DS1687實(shí)時(shí)時(shí)鐘芯片。DS1687的引腳分布如圖1所示。
DS1687具有以下主要功能：
*集成晶振和鋰電池，芯片中RAM的數據在掉電后不會(huì )丟失；
*解決千年蟲(chóng)問(wèn)題；
*集成242字節的NVRAM；
*可編程方波輸出；
*輸出32.768kHz信號，以支持電源管理功能；
*在不加電時(shí)數據至少保存10年。
DS1687的CPU接口為地址線(xiàn)數據線(xiàn)復用，讀寫(xiě)時(shí)序分別如圖2和圖3所示。
2 MPC860的時(shí)序特點(diǎn)
MPC860有異步和同步兩種總線(xiàn)接口，分別稱(chēng)為CPU和GPCM。UPM連接同步操作芯片，如SDRAM、SSRAM，具有較高的總線(xiàn)速度；GPCM連接異步操作的芯片，如異步時(shí)序內存、異步時(shí)序的專(zhuān)用芯片。MPC860的GPCM接口是地址和數據非復用的，基本操作時(shí)序如圖4所示。為了簡(jiǎn)單起見(jiàn)，將讀寫(xiě)時(shí)序在同一幀圖上描述。其中片選讀信號OE和寫(xiě)信號WE的上升或下降沿的位置可通過(guò)設置寄存器進(jìn)行調整。
3 接口的設計原理和具體實(shí)現
從DS1687的時(shí)序看出，在一次讀或寫(xiě)的操作中，地址/數據線(xiàn)先出現地址后出現數據；而GPCM接口在一次操作中，數據線(xiàn)輸出數據，地址線(xiàn)輸出地址。從這個(gè)特點(diǎn)出發(fā)，設想用MPC860的兩次操作產(chǎn)生的時(shí)序來(lái)完成DS1687的一次操作。具體思路如下：把MPC860的數據線(xiàn)（D0…D7）與DS1687的地址/數據線(xiàn)（AD0…AD7）相連，通過(guò)MPC860的GPCM口直接輸出的地址A11（也可根據內存空間劃，隨著(zhù)選擇一根地址線(xiàn)）、片選CS5（MPC860共有8個(gè)片選輸出）、讀信號OE和寫(xiě)信號WE的邏輯運算產(chǎn)生DS1687的ALE信號、讀信號DS_RD、寫(xiě)信號DS_WE和片選信號DS_CS。邏輯運行如下：
ALE=!(CS5) A11 WE)
DS_RD=OE !A11
DS_WE=WE !A11
DS_CS=CS5 /A11
上述邏輯用或門(mén)、非門(mén)很容易實(shí)現，但在本系統中，還要實(shí)現MPC860上電配置字設置、長(cháng)監控時(shí)間的看門(mén)狗、MPC860與其它專(zhuān)用芯片的接口等其它功能，故選擇可編程邏輯器件PLD來(lái)完成這些功能。隨著(zhù)PLD器件密度的提高和價(jià)格的下降，在系統中的應用會(huì )越來(lái)越廣泛。在本設計中選擇了Xilinx公司的CPLD器件XC95144。它屬XC9500系列，由多個(gè)功能塊（FB）和I/O塊（IOB）組成，由開(kāi)關(guān)矩陣FastCONNECTII完全互連。IOB提供器件的輸入和輸出緩沖，每個(gè)FB提供具有54個(gè)輸入和18個(gè)輸出的可編程邏輯的容量。該系列54個(gè)輸入和18個(gè)輸出的可編程邏輯的容量，該系列都是在系統可編程的，編程/擦除次數最少為1萬(wàn)次。CPLD的延時(shí)可以預測，適合作小規模的、對時(shí)序要求嚴格的邏輯。設計采用圖形輸入方式，邏輯原理如圖5所示。
下面分析該電路的工作過(guò)程。當MPC860對DS1687進(jìn)行讀操作時(shí)（假設讀取地址0x55的數據），首先執行一條地址為0x07060000,數據為0x55的寫(xiě)指令：
REG8（0x07060000）=0x55
地址可根據系統定，但要保證A11=0，此時(shí)DS_RD、DS_WE、DS_CS均無(wú)效。DS1687的ALE信號在下降沿將AD0～AD7上的數據鎖存作為地址，從ALE的表達式看到，ALE的下降沿正是WE的上升沿，而此時(shí)AD0～AD7上的數據也正是是指令寫(xiě)入的數0x55，也就是DS1687在A(yíng)LE下降沿把0x55鎖存作為地址。緊接著(zhù)執行一條讀取指令：
value=REG8（0x07160000）
應保證讀操作地址的A11=1。由操作時(shí)序和邏輯表達式可知，此
【PowerPC和Dallas的時(shí)鐘芯片接口設計】相關(guān)文章：
Trimedia DSP芯片JTAG接口的仿真器設計03-18
IC卡接口芯片TDA8007的讀寫(xiě)器設計12-04
USB接口芯片FT245AM的原理03-18
PCI接口芯片s5935及其應用03-19