- 相關(guān)推薦
嵌入式系統開(kāi)發(fā)核心技術(shù)
處理器技術(shù)
處理器技術(shù)與實(shí)現系統功能的計算引擎結構有關(guān)，很多不可編程的數字系統也可以視為處理器，這些處理器的差別在于其面向特定功能的專(zhuān)用化程度，導致其設計指標與其它處理器不同。
(1)通用處理器
這類(lèi)處理器可用于不同類(lèi)型的應用，一個(gè)重要的特征就是存儲程序，由于設計者不知道處理器將會(huì )運行何種運算，所以無(wú)法用數字電路建立程序。另一個(gè)特征就是通用的數據路徑，為了處理各類(lèi)不同的計算，數據路徑是通用的，其數據路徑一般有大量的寄存器以及一個(gè)或多個(gè)通用的算術(shù)邏輯單元。設計者只需要對處理器的存儲器編程來(lái)執行所需的功能，即設計相關(guān)的軟件。 在嵌入式系統中使用通用處理器具有設計指標上的一些優(yōu)勢。提前上市時(shí)間和NRE成本較低，因為設計者只需編寫(xiě)程序，而不需要做任何數字設計，靈活性高，功能的改變通過(guò)修改程序進(jìn)行即可。與自行設計處理器相比，數量少時(shí)單位成本較低。
當然，這種方式也有一些設計指標上的缺陷，數量大時(shí)的單位成本相對較高，因為數量大時(shí)，自行設計的NRE成本分攤下來(lái)，可降低單位成本。同時(shí)，對于某些應用，性能可能很差。由于包含了非必要的處理器硬件，系統的體積和功 耗可能變大。
(2)單用途處理器
單用途處理器是設計用于執行特定程序的數字電路，也指協(xié)處理器、加速器、外設等。如JPEG編碼解碼器執行單一程序，壓縮或解壓視頻信息。嵌入式系統設計者可通過(guò)設計特定的數字電路來(lái)建立單用途的處理器。設計者也可以采用預先設計好的商品化的單用途處理器。
在嵌入式系統中使用單用途處理器，在指標上有一些優(yōu)缺點(diǎn)。這些優(yōu)缺點(diǎn)與通用處理器基本相反，性能可能更好，體積與功率可能較小，數量大時(shí)的單位成本可能較低，而設計時(shí)間與NRE成本可能較高，靈活性較差，數量小時(shí)的單位成本較高，對某些應用性能不如通用處理器。
(3)專(zhuān)用處理器
專(zhuān)用指令集處理器(ASIP)是一個(gè)可編程處理器，針對某 一特定類(lèi)型的應用進(jìn)行最優(yōu)化。這類(lèi)特定應用具有相同的特征，如嵌入式控制、數字信號處理等。在嵌入式系統中使用ASIP可以保證良好的性能、功率和大小的 情況下，提供更大的靈活性，但這類(lèi)處理器仍需要昂貴的NRE成本建立處理器本身和編譯器，單片機和數字信號處理器是兩類(lèi)應用廣泛的ASIP，數字信號處理器是一種針對數字信號進(jìn)行常見(jiàn)運算的微處理器，而單片機是一種針對嵌入式控制應用進(jìn)行最佳化的微處理器，通�？刂茟弥械某Ｒ�(jiàn)外設，如串行通信外設、定時(shí) 器、計數器、脈寬調制器及數/模轉換器等都集成到了微處理器芯片上，從而使得產(chǎn)品的體積更小、成本更低。
IC技術(shù)
(1)全定制/VLSI
在全定制IC技術(shù)中，需要根據特定的嵌入式系統的數字實(shí)現來(lái)優(yōu)化各層，設計人員從晶體管的版圖尺寸、位置、連線(xiàn)開(kāi)始設計以達到芯片面積利用率高、速度快、功耗低的最優(yōu)化性能。利用掩膜在制造廠(chǎng)生產(chǎn)實(shí)際芯片，全定制的IC設計也常稱(chēng)為大規模集成電路設計,具有很高的NRE成本、很長(cháng)的制造時(shí)間，適用于大量或對性能要求嚴格的應用。
(2)半定制ASIC
半定制ASIC是一種約束型設計方法，包括門(mén)陣列設計法和 標準單元設計法。它是在芯片制作好一些具有通用性的單元元件和元件組的半成品硬件，設計者僅需要考慮電路的邏輯功能和各功能模塊之間的合理連接即可。這種設計方法靈活方便、性?xún)r(jià)比高，縮短了設計周期，提高了成品率。
(3)可編程ASIC
可編程器件中所有各層都已經(jīng)存在，設計完成后，在實(shí)驗室里即可燒制出設計的芯片，不需要IC廠(chǎng)家參與，開(kāi)發(fā)周期顯著(zhù)縮短。 可編程ASIC具有較低的NRE成本，單位成本較高，功耗較大，速度較慢。
設計/驗證技術(shù)
嵌入式系統的設計技術(shù)主要包括硬件設計技術(shù)和軟件設計技術(shù)兩大類(lèi)。其中，硬件設計領(lǐng)域的技術(shù)主要包括芯片級設計技術(shù)和電路板級設計技術(shù)兩個(gè)方面。
芯片級設計技術(shù)的核心是編譯/綜合、庫/IP、測試/驗證。編譯/綜合技術(shù)使設計者用抽象的方式描述所需的功能，并自動(dòng)分析和插入實(shí)現細節。庫/IP技術(shù)將預先設計好的低抽象級實(shí)現用于高級。測試/驗證技術(shù)確保每級功能正確，減少各級之間反復設計的成本。
【嵌入式系統開(kāi)發(fā)核心技術(shù)】相關(guān)文章：
嵌入式系統開(kāi)發(fā)流程01-29
嵌入式系統開(kāi)發(fā)工程師考試要點(diǎn)03-18
2017嵌入式系統開(kāi)發(fā)工程師知識點(diǎn)：嵌入式系統簡(jiǎn)介03-16
2016嵌入式系統開(kāi)發(fā)技術(shù)知識點(diǎn)：ARM03-17
2017年嵌入式系統開(kāi)發(fā)技術(shù)考試預測題及答案03-06