- 相關(guān)推薦
TM1300 PCI-XIO口的UART和USB接口設計
摘要：以Philips公司的多媒體數字信號處理器TM1300的硬件核心平臺，通過(guò)TM1300芯片的PCI-XIO口，經(jīng)UART芯片ST16C550實(shí)現串行通信接口，經(jīng)USB接口芯片USBN9604實(shí)現USB接口，設計方案簡(jiǎn)潔。實(shí)際測試結果表明，通信接口工作穩定。引言
Trimedia集成電路是Philips公司新近推出的針對多媒體應用的一種高性能DSP，它能夠進(jìn)行高質(zhì)量的視頻和音頻處理。TM1300是Trimedia系列產(chǎn)品之一，它的核心是32位處理器，能夠進(jìn)行32位線(xiàn)性尋址，尋址能力可達4GB，含有128個(gè)通用寄存器。Tm1300核心處理器采用的是VLIW（超長(cháng)指令字）結構，可以在每一時(shí)鐘周期內同時(shí)進(jìn)行5個(gè)操作，VLIW結構還可以減少處理器的工作量。TM1300支持16KB的數據高速緩存和32KB的指令高速緩存，并且數據高速緩存是雙端口的，允許同時(shí)雙向接入。
TM1300有別于一般的通用DSP，它有專(zhuān)門(mén)的視頻接口、音頻接口和PCI、SSI（同步串行接口）等豐富的外設接口。在本設計前，已經(jīng)利用TM1300上的SSI接口實(shí)現了UART（Universal Asynchronous Receiver and Transmit）接口板和E1接口板，利用片上PCI接口實(shí)現了以太網(wǎng)接口，并實(shí)現了PSTN、DDN和以太網(wǎng)上的視頻傳輸。本文改進(jìn)了參考文獻中的URAT實(shí)現方案，利用TM1300的PCI-XIO接口實(shí)現串行通信接口和USB接口，系統框圖如圖1所示。
1 硬件設計
TM1300集成了一個(gè)符合PCI 2.1的PCI接口，總線(xiàn)數據寬度為32位，最高時(shí)鐘頻率可達33MHz，峰值吞吐率可達132MB/s。TM1300還通過(guò)XIO總線(xiàn)控制器在PCI接口上擴展了一個(gè)XIO接口。通過(guò)XIO接口，TM1300可以方便實(shí)現對8位簡(jiǎn)單外設的無(wú)縫連接。本文設計的硬件實(shí)現主要就是基于XIO接口，下面將對其進(jìn)行詳細介紹。
圖2
1.1 TM1300 PCI-XIO接口的工作機制
PCI-XIO總線(xiàn)提供了TM1300與普通PCI外設和簡(jiǎn)單8位外設的無(wú)縫混合連接。它提供以下特性：
*完全的PCI 2.1特性（32位，33MHz）;
*簡(jiǎn)單的非復用8位數據，24位地址XIO總線(xiàn)，支持68K、X86控制信號；
*內部或外部可編程時(shí)鐘源；
*0～7個(gè)可編程等待周期以適應慢速XIO設備；
*支持單字節讀寫(xiě)和DMA讀寫(xiě)。
圖3
圖2是PCI-XIO總線(xiàn)系統示意圖，可以看出，XIO總線(xiàn)控制器作為PCI總線(xiàn)上的一個(gè)特殊設備工作，通過(guò)復用PCI信號線(xiàn)，實(shí)現簡(jiǎn)單8位設備的標準接口。XIO總線(xiàn)控制器作為XIO總線(xiàn)的“代理”，在XIO總線(xiàn)操作進(jìn)行時(shí)負責為PCI總線(xiàn)接口單元（BIU）產(chǎn)生PCI_DEVSEL信號，當收到BIU的PCI_IRDY信號時(shí)，它使能PCI_INTB信號，可以作為所有XIO設備的全局片選信號。它還重新配置了PCI的32位地址/數據線(xiàn)，將低24位作為XIO總線(xiàn)的地址線(xiàn)，高8位作為XIO總線(xiàn)的數據線(xiàn)。
PCI-XIO總線(xiàn)控制器包括一個(gè)可編程的MMIO寄存器：XIO_CTL。其中使能位（7）為1時(shí)，允許XIO總線(xiàn)操作；高6位（31：26）定義了XIO空間的基地址；時(shí)鐘頻率位（4：0）用來(lái)定制內部時(shí)鐘；等待狀態(tài)（10：8）用來(lái)支持慢速外部XIO設備操作。
TM1300初始化后，PCI-XIO總線(xiàn)默認為普通PCI模式。若MMIO里XIO-CTL寄存器的使能位被置位，并且TM1300尋址到XIO地址空間，XIO總線(xiàn)控制器就被激活。
從圖2可以看出，TM1300利用PCI BIU訪(fǎng)問(wèn)XIO總線(xiàn)，TM1300訪(fǎng)問(wèn)XIO總線(xiàn)的地址格式如圖3所示。
由圖3可見(jiàn)，24位16MB地址空間的XIO總線(xiàn)映射到16MB PCI（4字節）地址空間。XIO總線(xiàn)上一次字節的讀寫(xiě)對應于PCI總線(xiàn)上的一次字讀寫(xiě)。圖4是TM1300訪(fǎng)問(wèn)XIO總線(xiàn)使用的數據格式，向XIO總線(xiàn)寫(xiě)一個(gè)字節時(shí)，PCI BIU在PCI寫(xiě)操作的數據相，向XIO總線(xiàn)控制器寫(xiě)4字節，但低24位（bit23:0）被忽略，對應的PCI_BYTE_ENABLE信號無(wú)線(xiàn)；從XIO總線(xiàn)讀1字節時(shí)，XIO總線(xiàn)控制器在PCI讀操作的數據相，向PCI BIU發(fā)送4字節，其中高8位（bit31:24）是從XIO總線(xiàn)的數據線(xiàn)上讀到的數據，低24位（bit24:0）返回這次讀操作的XIO總線(xiàn)地址。
在XIO邏輯激活期間，PCI-XIO接口把PCI中斷信號PCI_INTB復用為XIO總線(xiàn)全局使能信號CS；把PCI的命令/比特使能信號PCI_C/BE0和PCI_C/BE1分別復用為XIO總線(xiàn)的讀使能信號RD和寫(xiě)使能信號WR；把PCI/C_BE2復用為數據鎖存信號，用于地址線(xiàn)與數據線(xiàn)復用的環(huán)境；PCI的時(shí)鐘信號PCI_CLK可在XIO總線(xiàn)操作期間為PCI總線(xiàn)接口單元（BIU）提供由TM1300內部高速時(shí)鐘分頻而來(lái)的可編程時(shí)鐘；其它PCI控制信號則由XIO總線(xiàn)控制器負責與PCI BIU進(jìn)行交互。
1.2 基于PCI-XIO的接口實(shí)現方案
通過(guò)上述介紹不難看出，PCI-XIO接口的8位數據線(xiàn)無(wú)疑是TM1300連接8位外設ST16C550和USBN9604的理想橋梁。
串行接口的實(shí)際技術(shù)已經(jīng)非常成熟，本文選用比較常見(jiàn)的ST16
【TM1300 PCI-XIO口的UART和USB接口設計】相關(guān)文章：
基于USB接口的數據采集系統設計03-18
帶USB接口的電子巡更系統的設計03-18
TM1300 DSP系統以太網(wǎng)接口的設計03-18
基于CH371的USB接口虛擬示波器設計03-20
低軾耗數據采集系統的USB接口設計03-18
RS232接口轉USB接口的通信方法03-25
具有USB2.0接口的高速數據采集卡設計03-18