- 相關(guān)推薦
多分辨率圖像實(shí)時(shí)采集系統的FPGA邏輯設計
摘要：提出了一種基于FPGA的實(shí)時(shí)、多分辨率圖像采集系統的控制邏輯設計方案；并對其中的圖像數據預處理和幀存乒乓刷新機制這兩個(gè)關(guān)鍵技術(shù)進(jìn)行了闡述；為了驗證圖像采集系統在整個(gè)圖像處理系統中所起的作用，還對圖像壓縮系統的幀率進(jìn)行了比較實(shí)驗。實(shí)驗結果表明，設計并實(shí)現的圖像采集系統不僅運行穩定，而且顯著(zhù)提高了圖像處理系統的整體性能。隨著(zhù)數字多媒體技術(shù)的不斷發(fā)展，數字圖像處理技術(shù)被廣泛應用于可視電話(huà)、電視會(huì )議、監控系統等各種民用、商用及工業(yè)生產(chǎn)領(lǐng)域中。但在這些數字圖像處理系統中，一個(gè)突出的問(wèn)題就是數據量龐大，特別是在圖像幀率及分辨率要求比較高的場(chǎng)合下，僅用專(zhuān)用的視頻壓縮芯片（Video ASIC）、專(zhuān)用的視頻信號處理器(Video DSP)或通用的高性能數字信號處理芯片（DSP），均無(wú)法獲得令人滿(mǎn)意的效果。為此，人們提出了多種解決方案，其中比較有代表性的方案有以下兩種：
一是在中央控制器的調度下，兩片或多片圖像處理主芯片并行對圖像進(jìn)行處理。
二是整個(gè)圖像處理系統由圖像采集系統和圖像壓縮系統組成，其中圖像采集系統負責接收原始的圖像數據并對其進(jìn)行一定的預處理；圖像壓縮系統負責接收圖像采集系統預處理后的數據并進(jìn)行壓縮。
本文將基于第二種方案，分析其中圖像采集系統的控制邏輯設計思想；并結合圖像壓縮算法的需求，著(zhù)重介紹圖像數據預處理的控制流程及實(shí)現方法；最后通過(guò)實(shí)驗，對預處理前后圖像處理系統的效率進(jìn)行比較分析。
1 圖像采集系統的結構及工作原理
本文以高性能、高集成度、低功耗系列FPGA作為核心部件，利用FPGA的在系統可編程以及控制邏輯實(shí)現方式靈活等特點(diǎn)，設計出圖像采集系統。該系統能夠滿(mǎn)足多分辨率灰度和彩色圖像的實(shí)時(shí)壓縮處理要求，其硬件結構如圖1所示，主要包括A/D轉換部分、幀存部分和核心控制部分。下面分別對這三個(gè)部分進(jìn)行介紹。
1.1 A/D轉換部分
A/D轉換部分即圖1中的視頻解碼器，用來(lái)完成模擬視頻信號到數字信號的轉換，產(chǎn)生復合的YUV數據流，并送入采集系統的FPGA中。
A/D轉換部分所選用的視頻解碼器是Philips公司的視頻A/D芯片SAA7111A_4，它不僅具有自動(dòng)場(chǎng)頻檢測牧場(chǎng) 生而且其場(chǎng)同步參考信號VREF、行同步參考信號HREF、奇偶場(chǎng)標志信號RTS0、像素時(shí)鐘信號LLC2幸免可從芯片的輸出管腳直接得到，從而簡(jiǎn)化了時(shí)鐘鎖相與同步功能模塊的設計，使整個(gè)系統的性能和穩定性均有所提高，同時(shí)減少了整個(gè)系統的功耗[2]。
1.2 幀存部分
幀存部分采用雙幀存結構，包括圖1中的幀存A與幀存B，每個(gè)幀存由兩片IDT71V424 SRAM構成，能夠存放720X576分辨率的一幀YUV圖像數據。由于采用了乒乓機制，這種結構能夠使圖像數據的采集與壓縮并行，從而提高圖像的壓縮幀率。
1.3 核心控制部分
采集系統的核心控制部分即圖1中的FPGA。首先對A/D轉換部分的輸出數據流進(jìn)行一定的預處理；其次將預處理后的數據在幀存乒乓、刷新機帛的控制下寫(xiě)入適當幀存中；最后完成與圖像壓縮系統的接口控制，即適時(shí)幀存的控制權轉交給圖像壓縮系統，由圖像壓縮系統將幀存中的數據讀出后釋放幀存的控制權。另外本部分還負責接收用戶(hù)輸入的圖像分辨率、色彩以及相應壓縮碼流傳輸信道的帶寬等控制信息，并在這些信息發(fā)生變化時(shí)用中斷的方式通知圖像壓縮系統。
核心控制部分所選用的FPGA為Xilinx公司的Virtex-100E繁列，它具有10萬(wàn)等效系統門(mén)，系統時(shí)鐘頻率可達240MHz，用戶(hù)可用的I/O管腳有196個(gè)，核電壓為1.8V，峰值功耗較低[3]。
1.3.1 圖像采集系統控制邏輯功能框圖
圖像采集系統控制邏輯框圖如圖2所示。①作為采集系統核心控制邏輯的主控模塊，用來(lái)調用②～⑥各子功能模塊。子功能模塊②是整個(gè)控制邏輯執行的起點(diǎn)，它根據I2C協(xié)議來(lái)配置視頻解碼器，并且只有I2C配置過(guò)程結束后，才能啟動(dòng)其它子功能模塊的運行。子功能模塊③用于完成圖像采集系統與圖像壓縮系統的交互。子功能模塊④～⑥用于完成圖像采集、預處理、存儲控制等功能。下邊介紹介紹各子模塊的設計思想。
1.3.2 基于I2C配置視頻解碼器
視頻解碼器的初始化配置是由FPGA通過(guò)I2C總線(xiàn)完成的，主要包括對視頻解碼器的工作模式、輸出行場(chǎng)同步參考信號的時(shí)序關(guān)系以及輸出數字信號的格式等進(jìn)行的設置。
1.3.3 與圖像壓縮系統握手
為了確保圖像壓縮系統與圖像采集系統的同步、需要在FPGA中實(shí)現兩者之間的握手機制，主要是接收圖像壓縮系統請示幀存控制權和釋放幀存控制權的信號，并根據FPGA內部邏輯的當前運行狀態(tài)進(jìn)行響應。
1.3.4 原始圖像數據采集
在一幀圖像數據的采集過(guò)程中，最重要的就是對一幀圖像數據開(kāi)始和結束時(shí)刻的判斷。在仔細研究了SAA7111A_4所提供的同步信號（奇偶場(chǎng)標識信號RTS0
【多分辨率圖像實(shí)時(shí)采集系統的FPGA邏輯設計】相關(guān)文章：
1394技術(shù)及其在實(shí)時(shí)圖像采集系統中的應用研究03-02
基于FPGA的前端圖像采集卡的設計11-22
基于FPGA/CPLD和USB技術(shù)的無(wú)損圖像采集卡03-18
基于PCI圖像卡的圖像實(shí)時(shí)處理系統開(kāi)發(fā)03-07
VHDL在高速圖像采集系統中的應用設計03-18
基于FPGA的實(shí)時(shí)SAR成像系統轉置存儲的實(shí)現03-07