- 相關(guān)推薦
串行通信接口可靠性的研究論文
摘要:針對目前市場(chǎng)上對電子產(chǎn)品的可靠性要求越來(lái)越高的趨勢，提出了采用優(yōu)秀的電路板布局和良好的軟件設計來(lái)提高通信接口可靠性的方法.首先介紹了提高串行通信系統可靠性的通用系統設計規則;然后重點(diǎn)介紹了通用串行通信接口的問(wèn)題和各自的解決方案;最后給出了使用DSP來(lái)實(shí)現高可靠性串行通信的方案.
關(guān)鍵詞:串行通信;噪聲;傳輸線(xiàn)
0引言
由于產(chǎn)品技術(shù)性能和結構要求等方面的提高，使得其可靠性問(wèn)題愈顯突出.如果沒(méi)有可靠性保證，高性能指標是沒(méi)有任何意義的.國外的電氣公司與各種國際機構(如lEE、IEEE等)對可靠性都很重視.而國內的電子廠(chǎng)商對可靠性的重視則不夠，導致大量產(chǎn)品出現返修，在客戶(hù)現場(chǎng)頻頻報錯，MTBF<1年，使企業(yè)的服務(wù)成本居高不下，占企業(yè)銷(xiāo)售額的10%，甚至達到20%.提高產(chǎn)品的可靠性，除了在物料采購和生產(chǎn)維護現場(chǎng)采取措施外，正確合理的設計方法是最重要的.
據統計，降低串行通信接口可靠性的主要原因是電路板布局.串行通信接口主要是邊沿觸發(fā)的狀態(tài)機，也就是說(shuō)，每當在時(shí)鐘線(xiàn)上出現1個(gè)有效的邊沿時(shí)，狀態(tài)機就被觸發(fā).當在串行接口達到有效電壓時(shí)，則認為有效沿產(chǎn)生.對于5 V電源來(lái)說(shuō)，2.5 V為有效電壓;
對于3.3 V電源來(lái)說(shuō)，1.3 V為有效電壓.如果串行時(shí)鐘設置為上升沿觸發(fā)(在控制寄存器中設置)，當串行時(shí)鐘上的電壓由低于有效電壓上升到高于有效電壓時(shí)，有效的觸發(fā)邊沿產(chǎn)生.如果串行時(shí)鐘設置為下降沿觸發(fā)，當串行時(shí)鐘上的電壓由高于有效電壓下降到低于有效電壓時(shí)，有效的觸發(fā)邊沿產(chǎn)生.
1串行通信故障類(lèi)型
1.1串行時(shí)鐘上的噪聲有許多的設計問(wèn)題會(huì )導致串行時(shí)鐘上的噪聲.該噪聲會(huì )在1個(gè)時(shí)鐘周期內多次越過(guò)時(shí)鐘上的有效電壓，有時(shí)具有大的信號反射，引起串行時(shí)鐘在每個(gè)時(shí)鐘周期內多次越過(guò)有效電壓.這樣串行通信上的狀態(tài)機就會(huì )在1個(gè)時(shí)鐘周期內2次采樣串行數據線(xiàn)，導致采樣數據錯誤.如果進(jìn)行了合適的補償，在每個(gè)時(shí)鐘周期內進(jìn)行1次數據采樣，則數據正常.下面介紹2種主要的補償措施.
1)解耦VCC和GND管腳.在每個(gè)VCC和GND管腳之間放置一0.1 UF電容，這會(huì )使串行接口電源免受電源線(xiàn)上干擾的影響.VCC和GND上大的干擾會(huì )使處理器程序跳轉到不確定的狀態(tài)，導致處理器死機.
這些電容離VCC和GND管腳越近越好.圖1是一種良好的布局，解耦電容離管腳近.
圖1良好的布局
2)硬件結構(PCB和布線(xiàn)).
當串行通信線(xiàn)過(guò)長(cháng)時(shí)需要采取一些反射補償措施.
1.2串行數據錯誤
1)收發(fā)數據錯誤.首先要確定串行通信器件工作正常.如果是收到錯誤數據，則有可能是與之通信的設備發(fā)送的數據是錯誤的.如果這樣，要確認一下產(chǎn)生的信號為無(wú)干擾信號，并且達到了時(shí)序要求.串行通信結構如圖2所示.
2)數據移位錯誤.當串行接口2接收到串行接口1發(fā)送數據的移位版本時(shí)，通常是因為信號的同步問(wèn)題，即發(fā)送了未同步的數據或是因為串行時(shí)鐘上的噪聲.從串行接口1發(fā)送到串行接口2的8位數據移位的實(shí)例如表1所示.
表1數據移位
3)串行接口沒(méi)有反應.當串行接口沒(méi)有使能時(shí)，接口信號線(xiàn)為三態(tài)中的高阻態(tài).
4)串行端口上無(wú)效的電平.當2臺設備都想驅動(dòng)該串行接口時(shí)，就會(huì )出現無(wú)效電平的情況.當1臺設備設定端口為高電平而另外1臺設備設定端口為低電平時(shí)，端口上的電壓將會(huì )是VCC和GND之間一不確定的值.同時(shí)這樣也會(huì )損害某一設備.
5)端口線(xiàn)上的噪聲.
2故障解決辦法
DSP的串行接口對系統外的噪聲非常敏感.噪聲包括信號線(xiàn)上的反射噪聲、長(cháng)傳輸線(xiàn)的信號質(zhì)量下降和信號干擾.任何通信接口上的超過(guò)3～4英寸的傳輸線(xiàn)在高頻情況下都被看做傳輸線(xiàn)，必須采取措施降低噪聲，否則將導致接口發(fā)送或接收到錯誤的數據.因此，對于故障的解決，除了良好的電路板布局和設計規則外，應在信號傳輸線(xiàn)上增加一串聯(lián)電阻，并盡量靠近信號的發(fā)生端.電阻典型值為20～100Ω，具體值由信號線(xiàn)的長(cháng)度和信號線(xiàn)的特性阻抗決定.
如果信號線(xiàn)上總的電氣延時(shí)大于6倍的信號源上升或下降時(shí)間，則該信號需要重新設計.信號線(xiàn)網(wǎng)絡(luò )的延時(shí)粗略計算為0.180 ns/inch和2 pf/inch.
例1某一信號源驅動(dòng)6個(gè)負載，每個(gè)負載8pF，負載為星型連接，最長(cháng)的傳輸路徑為15英寸.驅動(dòng)器的輸出阻抗為10Ω，信號源的上升和下降時(shí)間最大為2 ns.
總的信號延時(shí)為
0.180×15=2.7 ns總的RC負載延時(shí)為(8 pF×6+15×2 pF)×10Ω=0.780 ns信號延時(shí)與上升時(shí)間的比值為3.48 ns/2 ns=1.74.比值小于6，信號正常.
例2某一信號源驅動(dòng)6個(gè)負載，每個(gè)負載8 pF，負載為星型連接，最長(cháng)的傳輸路徑為30英寸.驅動(dòng)器的輸出阻抗為15Ω，信號源的上升和下降時(shí)間最大為1 ns.
則總的信號延時(shí)為
0.180×30=5.4 ns的RC負載延時(shí)為(8 pF×6+30×2 pF)×15Ω=1.62 ns信號延時(shí)與上升時(shí)間的比值為(5.4+1.62)ns/1 ns=7.02.比值大于6，信號會(huì )引起反射問(wèn)題，必須重新設計.
對于串聯(lián)電阻，電阻值應該是PWB特性阻抗減去驅動(dòng)器的輸出阻抗.比如PWB為50Ω，驅動(dòng)器為10Ω，則靠近驅動(dòng)器的串聯(lián)電阻應該是40Ω.
3實(shí)現方案
采用TI公司的DSP TMS320LF2407A來(lái)實(shí)現串行接口的通信.該DSP包含一高速同步串行IO口，允許長(cháng)度可編程的串行位流，以可編程的位傳輸速度移入或移出器件.
采用有延時(shí)的上升沿時(shí)鐘方案，串行接口在上升沿之前的半個(gè)周期發(fā)送數據，在信號上升沿接收數據，工作于從動(dòng)模式(通過(guò)控制寄存器配置).數據從SO-MI引腳移出并且由SIMO引腳輸入;CLK作為串行移位時(shí)鐘的輸入.當主控制器的CLK信號為合適的邊沿時(shí)，寫(xiě)入到發(fā)送寄存器的數據將被傳送到網(wǎng)絡(luò ).為了接收數據，串行接口需等待主控制器送出的CLK信號，然后將SIMO引腳上的數據移入到接收寄存器.如果從控制器也發(fā)送數據，則必須在CLK信號開(kāi)始之前把數據寫(xiě)到發(fā)送寄存器中.以下是串行通信接口的初始化代碼:MCRB=MCRB|SET2|SET3|SET4|SET5;//SPI功能IO4結束語(yǔ)串行通信是目前非常通用的通信方式，它占用較少的IO口線(xiàn)，成本低.介紹了串行通信常見(jiàn)的一些降低可靠性的設計方法和改進(jìn)措施.采用所介紹的增加可靠性的措施并且使用了所給出的代碼來(lái)實(shí)現串行通信方案，系統可靠，能使產(chǎn)品的可靠性參數提高到MT-BF=3年.
參考文獻
[1]王念旭.DSP基礎與應用系統設計[M].北京:北京航空航天大學(xué)出版社，2001.
[2]劉和平.TMS320LF40X DSP結構原理及應用[M].北京:北京航空航天大學(xué)出版社，2006.
[3]張雄偉.DSP芯片的原理與應用[M].北京:電力工業(yè)出版社，1997.
【串行通信接口可靠性的研究論文】相關(guān)文章：
異步串行通信接口的IP核設計03-18
一種用于單片機的紅外串行通信接口03-18
RS232接口轉USB接口的通信方法03-25
異步串行接口與以太網(wǎng)服務(wù)器的連接03-19
基于串行外設接口(SPI)的CAN總線(xiàn)隔離擴展設計03-18
網(wǎng)絡(luò )安全與通信技術(shù)研究論文11-07
MSP430與液晶顯示器的串行接口方案03-18