- 相關(guān)推薦
CPU的處理技術(shù)有哪些
CPU，被稱(chēng)為中央處理器，那么一定就是處理各種數據操作的，那么，CPU處理那么龐大的數據，采用了哪些技術(shù)呢?小編帶你了解CPU的處理技術(shù)。
多線(xiàn)程
同時(shí)多線(xiàn)程Simultaneous Multithreading，簡(jiǎn)稱(chēng)SMT。SMT可通過(guò)復制處理器上的結構狀態(tài)，讓同一個(gè)處理器上的多個(gè)線(xiàn)程同步執行并共享處理器的執行資源，可最大限度地實(shí)現寬發(fā)射、亂序的超標量處理，提高處理器運算部件的利用率，緩和由于數據相關(guān)或Cache未命中帶來(lái)的訪(fǎng)問(wèn)內存延時(shí)。當沒(méi)有多個(gè)線(xiàn)程可用時(shí)，SMT處理器幾乎和傳統的寬發(fā)射超標量處理器一樣。SMT最具吸引力的是只需小規模改變處理器核心的設計，幾乎不用增加額外的成本就可以顯著(zhù)地提升效能。多線(xiàn)程技術(shù)則可以為高速的運算核心準備更多的待處理數據，減少運算核心的閑置時(shí)間。這對于桌面低端系統來(lái)說(shuō)無(wú)疑十分具有吸引力。Intel從3.06GHz Pentium 4開(kāi)始，部分處理器將支持SMT技術(shù)。
多核心
多核心，也指單芯片多處理器(Chip Multiprocessors，簡(jiǎn)稱(chēng)CMP)。CMP是由美國斯坦福大學(xué)提出的，其思想是將大規模并行處理器中的SMP(對稱(chēng)多處理器)集成到同一芯片內，各個(gè)處理器并行執行不同的進(jìn)程。這種依靠多個(gè)CPU同時(shí)并行地運行程序是實(shí)現超高速計算的一個(gè)重要方向，稱(chēng)為并行處理。與CMP比較，SMT處理器結構的靈活性比較突出。但是，當半導體工藝進(jìn)入0.18微米以后，線(xiàn)延時(shí)已經(jīng)超過(guò)了門(mén)延遲，要求微處理器的設計通過(guò)劃分許多規模更小、局部性更好的基本單元結構來(lái)進(jìn)行。相比之下，由于CMP結構已經(jīng)被劃分成多個(gè)處理器核來(lái)設計，每個(gè)核都比較簡(jiǎn)單，有利于優(yōu)化設計，因此更有發(fā)展前途。IBM 的Power 4芯片和Sun的MAJC5200芯片都采用了CMP結構。多核處理器可以在處理器內部共享緩存，提高緩存利用率，同時(shí)簡(jiǎn)化多處理器系統設計的復雜度。但這并不是說(shuō)明，核心越多，性能越高，比如說(shuō)16核的CPU就沒(méi)有8核的CPU運算速度快，因為核心太多，而不能合理進(jìn)行分配，所以導致運算速度減慢。在買(mǎi)電腦時(shí)請酌情選擇。2005年下半年，Intel和AMD的新型處理器也將融入CMP結構。新安騰處理器開(kāi)發(fā)代碼為Montecito，采用雙核心設計，擁有最少18MB片內緩存，采取90nm工藝制造。它的每個(gè)單獨的核心都擁有獨立的L1，L2和L3 cache，包含大約10億支晶體管。
SMP
SMP(Symmetric Multi-Processing)，對稱(chēng)多處理結構的簡(jiǎn)稱(chēng)，是指在一個(gè)計算機上匯集了一組處理器(多CPU)，各CPU之間共享內存子系統以及總線(xiàn)結構。在這種技術(shù)的支持下，一個(gè)服務(wù)器系統可以同時(shí)運行多個(gè)處理器，并共享內存和其他的主機資源。像雙至強，也就是所說(shuō)的二路，這是在對稱(chēng)處理器系統中最常見(jiàn)的一種(至強MP可以支持到四路，AMD Opteron可以支持1-8路)。也有少數是16路的。但是一般來(lái)講，SMP結構的機器可擴展性較差，很難做到100個(gè)以上多處理器，常規的一般是8個(gè)到16個(gè)，不過(guò)這對于多數的用戶(hù)來(lái)說(shuō)已經(jīng)夠用了。在高性能服務(wù)器和工作站級主板架構中最為常見(jiàn)，像UNIX服務(wù)器可支持最多256個(gè)CPU的系統。
構建一套SMP系統的必要條件是：支持SMP的硬件包括主板和CPU;支持SMP的系統平臺，再就是支持SMP的應用軟件。為了能夠使得SMP系統發(fā)揮高效的性能，操作系統必須支持SMP系統，如WINNT、LINUX、以及UNIX等等32位操作系統。即能夠進(jìn)行多任務(wù)和多線(xiàn)程處理。多任務(wù)是指操作系統能夠在同一時(shí)間讓不同的CPU完成不同的任務(wù);多線(xiàn)程是指操作系統能夠使得不同的CPU并行的完成同一個(gè)任務(wù)。
要組建SMP系統，對所選的CPU有很高的要求，首先、CPU內部必須內置APIC(Advanced Programmable Interrupt Controllers)單元。Intel 多處理規范的核心就是高級可編程中斷控制器(Advanced Programmable Interrupt Controllers–APICs)的使用;再次，相同的產(chǎn)品型號，同樣類(lèi)型的CPU核心，完全相同的運行頻率;最后，盡可能保持相同的產(chǎn)品序列編號，因為兩個(gè)生產(chǎn)批次的CPU作為雙處理器運行的時(shí)候，有可能會(huì )發(fā)生一顆CPU負擔過(guò)高，而另一顆負擔很少的情況，無(wú)法發(fā)揮最大性能，更糟糕的是可能導致死機。
NUMA技術(shù)
NUMA即非一致訪(fǎng)問(wèn)分布共享存儲技術(shù)，它是由若干通過(guò)高速專(zhuān)用網(wǎng)絡(luò )連接起來(lái)的獨立節點(diǎn)構成的系統，各個(gè)節點(diǎn)可以是單個(gè)的CPU或是SMP系統。在NUMA中，Cache 的一致性有多種解決方案，一般采用硬件技術(shù)實(shí)現對cache的一致性維護，通常需要操作系統針對NUMA訪(fǎng)存不一致的特性(本地內存和遠端內存訪(fǎng)存延遲和帶寬的不同)進(jìn)行特殊優(yōu)化以提高效率，或采用特殊軟件編程方法提高效率。NUMA系統的例子。這里有3個(gè)SMP模塊用高速專(zhuān)用網(wǎng)絡(luò )聯(lián)起來(lái)，組成一個(gè)節點(diǎn)，每個(gè)節點(diǎn)可以有12個(gè)CPU。像Sequent的系統最多可以達到64個(gè)CPU甚至256個(gè)CPU。顯然，這是在SMP的基礎上，再用NUMA的技術(shù)加以擴展，是這兩種技術(shù)的結合。
亂序執行
亂序執行(out-of-orderexecution)，是指CPU允許將多條指令不按程序規定的順序分開(kāi)發(fā)送給各相應電路單元處理的技術(shù)。這樣將根據個(gè)電路單元的狀態(tài)和各指令能否提前執行的具體情況分析后，將能提前執行的指令立即發(fā)送給相應電路單元執行，在這期間不按規定順序執行指令，然后由重新排列單元將各執行單元結果按指令順序重新排列。采用亂序執行技術(shù)的目的是為了使CPU內部電路滿(mǎn)負荷運轉并相應提高了CPU的運行程序的速度。
分枝技術(shù)
(branch)指令進(jìn)行運算時(shí)需要等待結果，一般無(wú)條件分枝只需要按指令順序執行，而條件分枝必須根據處理后的結果，再決定是否按原先順序進(jìn)行。
控制器
許多應用程序擁有更為復雜的讀取模式(幾乎是隨機地，特別是當cache hit不可預測的時(shí)候)，并且沒(méi)有有效地利用帶寬。典型的這類(lèi)應用程序就是業(yè)務(wù)處理軟件，即使擁有如亂序執行(out of order execution)這樣的CPU特性，也會(huì )受內存延遲的限制。這樣CPU必須得等到運算所需數據被除數裝載完成才能執行指令(無(wú)論這些數據來(lái)自CPU cache還是主內存系統)。當前低段系統的內存延遲大約是120-150ns，而CPU速度則達到了4GHz以上，一次單獨的內存請求可能會(huì )浪費200-300次CPU循環(huán)。即使在緩存命中率(cache hit rate)達到99.9%的情況下，CPU也可能會(huì )花50%的時(shí)間來(lái)等待內存請求的結束-比如因為內存延遲的緣故。
在處理器內部整合內存控制器，使得北橋芯片將變得不那么重要，改變了處理器訪(fǎng)問(wèn)主存的方式，有助于提高帶寬、降低內存延時(shí)和提升處理器性制造工藝：Intel的I5可以達到28納米，在將來(lái)的CPU制造工藝可以達到22納米。
【CPU的處理技術(shù)有哪些】相關(guān)文章：
CPU核心類(lèi)型有哪些03-13
CPU占用率高有哪些原因01-23
CPU的常見(jiàn)故障及處理方法03-22
籃球有哪些技術(shù)規則08-28
EDA技術(shù)軟件有哪些03-03
跨欄有哪些技術(shù)-跨欄的基本技術(shù)03-29
計算機CPU常見(jiàn)故障及處理03-05