非多路復用與多路復用總線(xiàn)轉換橋的設計與實(shí)現

微處理器對外并行總線(xiàn)接口方式一般分為兩種，一種為多路復用方式，數據與地址采用共用引腳，分時(shí)傳輸；另一種是非多路復用方式，數據與地址采用分離引腳，同時(shí)傳輸。目前國內應用廣泛的ＭＣＳ１９６和ＭＣＳ５１系列微處理器采用多路復用總線(xiàn)，設計電路時(shí)應考慮如何將數據和地址從總線(xiàn)上分離出來(lái)，與存儲器、外圍接口芯片的數據和地址引腳連接。一般利用ＡＬＥ（地址鎖存）信號觸發(fā)鎖存器（７４ＬＳ３７３）將地址與數據信號分離出來(lái)。近幾年來(lái)，隨著(zhù)低價(jià)位ＤＳＰ芯片的出現，ＤＳＰ芯片已被廣泛應用到控制與測量領(lǐng)域中。國內使用的ＤＳＰ芯片以ＴＩ公司的ＴＭＳ３２０系列為主流。這種微處理器對外的數據和地址總線(xiàn)接口方式為非多路復用方式，不能與多路復用方式的外圍接口芯片（如ＣＡＮ控制器ＳＪＡ１０００）直接相連。國內和國外也沒(méi)有一款專(zhuān)用集成電路芯片來(lái)實(shí)現非多路復用方式到多路復用方式的轉換。參考文獻?１?提出了一種轉換方法，是將ＤＳＰ的數據線(xiàn)作為ＣＡＮ控制器的數據地址復用線(xiàn)，用ＤＳＰ的地址線(xiàn)Ａ０作為地址、數據選擇線(xiàn)。Ａ０＝１時(shí)，地址有效；Ａ０＝０時(shí)，數據有效，即用奇數地址傳送地址，用偶數地址傳送數據。雖然此方法實(shí)現起來(lái)電路簡(jiǎn)單，但在編程時(shí)卻需要考慮發(fā)送的數據何時(shí)作為ＣＡＮ控制器的地址，何時(shí)作為ＣＡＮ控制器的數據，沒(méi)有從根本上解決非多路復用方式到多路復用方式的轉換。本文以ＴＭＳ３２０Ｆ２０６與ＳＪＡ１０００的連接為例，采用復雜可編程邏輯器件ＣＰＬＤ，完成了用硬件來(lái)實(shí)現非多路復用方式到多路復用方式的轉換。

１ 多路復用總線(xiàn)的信號和時(shí)序

１．１ ＳＪＡ１０００接口的主要信號說(shuō)明

ＣＡＮ控制器ＳＪＡ１０００提供的微處理器接口方式為典型ＩＮＴＥＬ或ＭＯＴＯＲＯＬＡ地址數據多路復用總線(xiàn)模式，主要信號有地址數據信號ＡＤ７～ＡＤ０、地址選通信號ＡＬＥ、片選信號ＣＳ、讀信號ＲＤ、寫(xiě)信號ＷＲ、模式選擇信號ＭＯＤＥ。當ＭＯＤＥ＝１時(shí)，為ＩＮＴＥＬ模式；當ＭＯＤＥ＝０時(shí)，為ＭＯＴＯＲＯＬＡ模式。本文描述的地址數據多路復用總線(xiàn)模式均為ＩＮＴＥＬ模式。圖１和圖２分別為ＩＮＴＥＬ模式讀、寫(xiě)周期時(shí)序。ＡＤ７～ＡＤ０引腳在ＡＬＥ有效時(shí)，傳送的是地址信號；在ＲＤ或ＷＲ有效時(shí)，傳輸的是數據信號。

圖1和圖2

１．２ ＳＪＡ１０００的時(shí)序分析

以ＳＪＡ１０００的讀時(shí)序為例進(jìn)行說(shuō)明。在設計轉換橋時(shí)，多路復用總線(xiàn)的各信號必須滿(mǎn)足如下時(shí)間參數要求：ＡＬＥ的脈沖寬度（ｔＷ?ＡＬ?）最小為８ｎｓ；地址信號（Ａ０～Ａ７）建立到ＡＬＥ變?yōu)榈碗娖剿�需時(shí)間（ｔｓｕ?Ａ－ＡＬ?）最小為８ｎｓ；ＲＤ的有效脈寬（ｔＷ?Ｒ?）最小為４０ｎｓ；ＲＤ為低電平到數據信號?Ｄ７～Ｄ０?有效所需時(shí)間?ｔＲＬＯＶ?最大為５０ｎｓ；ＲＤ變?yōu)楦唠娖降降刂窋祿�線(xiàn)釋放（即高阻狀態(tài)）所需時(shí)間?ｔＲＨＤＺ?最大為３０ｎｓ。

２ 非多路復用總線(xiàn)的信號和時(shí)序

２．１ ＴＳＭ３２０Ｆ２０６接口的主要信號說(shuō)明

ＴＳＭ３２０Ｆ２０６的總線(xiàn)接口方式采用地址和數據分離的形式。其主要信號有地址信號Ａ０～Ａ１５、數據信號Ｄ０～Ｄ１５、讀信號ＲＥ、寫(xiě)信號ＷＥ、閘門(mén)信號ＳＴＲＢ、Ｉ／Ｏ空間選擇信號ＩＳ、數據存儲器選擇信號ＤＳ、程序存儲器選擇信號ＰＳ、機器時(shí)鐘輸出信號ＣＬＫＯＵＴ１。當對外部數據存儲器、程序存儲器或Ｉ／Ｏ空間訪(fǎng)問(wèn)時(shí)，ＳＴＲＢ有效；當對外部Ｉ／Ｏ訪(fǎng)問(wèn)時(shí)（即程序中使用ＰＯＲＴＲ和ＰＯＲＴＷ指令），ＩＳ有效。

２．２ ＴＳＭ３２０Ｆ２０６的Ｉ／Ｏ時(shí)序分析

ＴＭＳ３２０Ｆ２０６的讀寫(xiě)時(shí)序如圖３和圖４所示。Ｉ／Ｏ的讀或寫(xiě)工作周期一般在兩個(gè)機器周期內完成。在此期間，ＩＳ信號和地址信號一直保持有效；閘門(mén)信號ＳＴＲＢ發(fā)生在第一個(gè)機器周期有效后并保持一個(gè)機器周期以上；ＲＥ和ＷＥ有效時(shí)，數據有效。兩次連續的寫(xiě)操作（如圖４所示）時(shí)，ＷＥ的有效間隔時(shí)間ｔＷ（ＷＨ）最小為（２Ｈ－４）ｎｓ，而兩次連續的讀操作（如圖３所示）時(shí)，ＲＥ的有效間隔時(shí)間ｔＷ（ＲＤＨ）為（Ｈ－４）ｎｓ～Ｈｎｓ，其中Ｈ為０．５倍的機器時(shí)鐘周期�？梢�(jiàn)對于連續的讀、寫(xiě)操作，ＲＥ、ＷＥ的有效間隔不同，設計電路時(shí)應注意此細節。在連續的讀或寫(xiě)操作時(shí)，ＩＳ信號一直為有效電平‘０’，無(wú)法以此信號作為產(chǎn)生ＳＪＡ１０００的ＡＬＥ、讀、寫(xiě)信號起始基準；而在寫(xiě)周期時(shí)，ＳＴＲＢ與ＷＥ的變化始終保持一致，因此在產(chǎn)生ＳＪＡ１０００寫(xiě)周期時(shí)，可以用ＳＴＲＢ作為ＡＬＥ、ＷＲ產(chǎn)生的起始基準信號。但是ＴＳＭ３２０Ｆ２０６在連續的讀操作時(shí)，ＳＴＲＢ一直保持為低電平，可見(jiàn)在產(chǎn)生ＳＪＡ１０００讀、寫(xiě)操作周期時(shí)，無(wú)法單獨以它作為ＡＬＥ、ＲＤ信號產(chǎn)生的起始基準，需與ＩＳ、ＷＥ、ＲＥ進(jìn)行邏輯組合來(lái)作為ＳＪＡ１０００讀、寫(xiě)操作周期的起始基準信號。

３ ＣＰＬＤ實(shí)現轉換橋的設計方法

此轉換橋如果用中規模集成電路（７４系列）實(shí)現起來(lái)比較復雜，工作頻率又較高，布線(xiàn)時(shí)若稍不合理，易引起干擾，使得電路工作不穩定，因此這里采用高可靠性的復雜可編程邏輯器件ＣＰＬＤ，用硬件描述語(yǔ)言ＶＨＤＬ來(lái)實(shí)現。

３．１ 轉換橋引腳信號定義

圖５為轉換橋的時(shí)序仿真圖，其中轉換橋的各引腳信號與ＴＭＳ３２０Ｆ２０６和ＳＪＡ１０００ｌ引腳信號的對應為：ｆａｂｌ７接Ａ０～Ａ７；ｆｄｂ７接Ｄ０～Ｄ７；ｆｄｓ接ＩＳ；ｆｓｔｒｂ接ＳＴＲＢ；

【非多路復用與多路復用總線(xiàn)轉換橋的設計與實(shí)現】相關(guān)文章：

基于PCI總線(xiàn)的CAN卡的設計與實(shí)現03-18

PCI總線(xiàn)協(xié)議的FPGA實(shí)現及驅動(dòng)設計03-18

基于USB總線(xiàn)的實(shí)時(shí)數據采集系統設計與實(shí)現03-19

MPC8272總線(xiàn)與DSP HPI總線(xiàn)接口的FPGA實(shí)現03-07

YUV轉換RGB顯示的實(shí)現03-07

基于CAN總線(xiàn)的工業(yè)通訊網(wǎng)絡(luò )系統的設計與實(shí)現03-07

一種改進(jìn)的CAN總線(xiàn)適配卡的設計與實(shí)現03-07

談DSP HPI總線(xiàn)與MPC8272總線(xiàn)接口的FPGA實(shí)現03-08

非接觸式IC卡節水控制器的設計與實(shí)現03-07