- 相關(guān)推薦
80C51便攜式產(chǎn)品中的低功耗設計
摘要：通過(guò)一個(gè)使用鈕扣電池的PDA產(chǎn)品的設計實(shí)踐，介紹80C51系列單片機的低功耗設計理論、原理和使用電池的便攜式產(chǎn)品的低功耗設計方法及技巧。前言
80C51單片機由于功能全面、開(kāi)發(fā)工具較為完善、衍生產(chǎn)品豐富、大量的設計資源可以繼承和共享，得到廣泛的應用。我們設計的一款手持線(xiàn)PDA產(chǎn)品，也選擇80C51單片機作為主、輔CPU，還具備點(diǎn)陣液晶顯示屏、導電橡膠鍵盤(pán)、雙IC卡接口、EEPROM存儲器、實(shí)時(shí)時(shí)鐘和串行通信口。由于使用80C51單片機開(kāi)發(fā)，高級語(yǔ)言編程，大大降低了設計的技術(shù)風(fēng)險，產(chǎn)品在較短的時(shí)間內就推向了市場(chǎng)。
但是，同一些低速的微控制器（如4位單片機）和高速的RISC處理器相比，80C51單片機在功耗上沒(méi)有優(yōu)勢。為了在PDA類(lèi)產(chǎn)品中發(fā)揮80C51單片機的上述特長(cháng)，我們通過(guò)采取軟、硬件配合的一系列措施，加強低電壓、低功耗設計，取得了良好的效果。該機使用一顆3V鈕扣式鋰電池，開(kāi)機時(shí)工作電池小于4mA，瞬間最大工作電流小于20mA,瞬間最大工作電流小于20mA，關(guān)機電流小于2μA。一顆電池可以使用較長(cháng)的時(shí)間，達到滿(mǎn)意的設計指標。
一、低電壓低功耗設計理論
在一個(gè)器件中，功耗通常用電流消耗來(lái)表示。下式表明消耗的電池與器件特性之間的關(guān)系：
Icc=C∫Vda≈ΔV·C·f （1）
式中：Icc是器件消耗的電流；Δ是電壓變化的幅值；C是器件電容和輸出容性負載的大��；f是器件運行頻率。
從公式（1）可以得到降低系統功耗的理論依據。將器件供電電壓從5V降低3V，可以至少降低40%的功耗。降低器件的工作頻率，也能成比例地降低功耗。
80C51的器件電流包括兩部分：核心電流和I/O電流，即：
Icc=ICORE II/O (2)
核心電流是內部晶體管開(kāi)關(guān)和內部電容充放電所消耗的電流，占有器件電流的較大比例。
ICORE=Vcc·CEQ·f (3)
式中：Vcc是器件工作電壓；CEQ是內部結點(diǎn)和走線(xiàn)的電容，它是器件的固有屬性，可由式（3）在一定的電流、電壓和頻率測試值下計算出來(lái)；f是核心工作頻率。
I/O電流主要是地址/數據總線(xiàn)、RD、WR和ALE信號消耗的電流，在器件電流中占的比例較小，其數值有以下經(jīng)驗公式：
II/O=IREAD·（0.8） IWRITE·（0.2） ICONTROL （4）
IREAD、IWRITE分別是讀寫(xiě)狀態(tài)的I/O電流；ICONTROL是控制信號RD、WR、ALE的電流。以寫(xiě)狀態(tài)I/O電流為例：
IWRITE=（V·C·f）·(1/n)·(X Y) (5)
式中：V=Vcc；C是每個(gè)引腳的負載電容和電路板的線(xiàn)路電容，大約2pF/in(in為英寸)；f是CPU工作頻率；n=24，每個(gè)總線(xiàn)周期所花費的機器周期數；X是尋址階段變化的引腳數；Y是傳輸數據階段變化引腳數。
二、PDA類(lèi)產(chǎn)品中CPU的選擇
近年來(lái)80C51衍生產(chǎn)品涌現出許多低電壓、低功耗品種，各具特色。如：ATMEL公司AT89LV5X系列，程序存儲器4KB～20KB；PHILIPS公司LPC系列，高速低耗，片內集成的多種低功耗功能，極有階段，但程序存儲器空間只有2KB或4KB；臺灣華邦公司W(wǎng)78LE和W77LE系列，有8～64KB程序空間和普通/高速多種型號可以選擇。選擇合適的CPU還有與后介紹的各項低功耗設計技術(shù)的使用有關(guān)，與軟件規劃和正確編程有關(guān)。
在開(kāi)發(fā)過(guò)程中，我們經(jīng)過(guò)試用和比較，發(fā)現適合PDA類(lèi)產(chǎn)品應用、性能價(jià)格比最高的選擇是華邦公司的W78LE516。W78LE516是華邦公司2000年發(fā)由的新產(chǎn)品，它有以下特點(diǎn)適合PDA類(lèi)產(chǎn)品：
·工作電壓2.4～5.5V，適合便攜式產(chǎn)品的供電方式；
·全靜態(tài)設計，工作頻率從0到最大40MHz，適合低功耗產(chǎn)品的特殊要求；
·64KB可多次編程的片內應用程序存儲器，非常適合于較大的程序和高級語(yǔ)言編程；
·4KB片內引導程序存儲器，用于實(shí)現應用程序的在線(xiàn)編程；
·比80C52多一倍的512字節片內RAM，其有256字節AUX RAM；
·PLCC和QFP封裝比通常的80C51多4個(gè)I/O口，P4口具有多種功能；
·完善的低功耗模式，特別是中斷能夠喚醒掉電模式；
·可靠的加密編程，保護開(kāi)發(fā)者的知識產(chǎn)權和勞動(dòng)成果。
三、晶振頻率是決定功耗的基本環(huán)節
在5V電壓下運行于12MHz的80C51，工作電流達到十幾mA，無(wú)論如何難以在電流供電環(huán)境中使用。從公式（3）和圖1可以看出，工作電流與晶振頻率成嚴格的線(xiàn)性關(guān)系，空閑、掉電模式的電流也有類(lèi)似的線(xiàn)性關(guān)系。因此，盡可能地降低晶振頻率能夠有效地降低整機電流；但是，降低晶振頻率往往會(huì )受到系統運行速度的制約，需要綜合考慮各部分的工作速度和整機信息算是的速度，選擇一個(gè)合適的最小晶振頻率。例如，128X64點(diǎn)陣液晶采用并行總線(xiàn)訪(fǎng)問(wèn)時(shí)，整屏漢字顯示刷新需要80C51單片機2MHz的時(shí)鐘頻率才不會(huì )感覺(jué)響應遲鈍；如果采用串行方式，顯示還會(huì )更慢；串行EEPROM是串行訪(fǎng)問(wèn)數據的，還有起始停止位、地址選擇、應答位等開(kāi)銷(xiāo)，讀寫(xiě)時(shí)間較長(cháng)；復雜算法對系統運行速度也有較高要求�？紤]到串行通信波特率精確計算，我們最終確定晶振頻率為3.686MHz，最大通信波特率可達到19200bps。在這一時(shí)鐘頻率下，78LE516的運行電流大約為3mA。
四.電壓與CPU功耗成正比
從式（3）還可以看到，降低80C51的供電電壓能夠成比例地降低功耗。由圖1可知，選擇3V供電電壓要比5V供電電壓的功耗下降一半。隨著(zhù)低電壓CPU的選擇，其它部分也要選擇低電壓的型號。我們選擇的器件全部可以工作到2.7V，最終確定工作電壓為3V，由穩壓電路提供
【80C51便攜式產(chǎn)品中的低功耗設計】相關(guān)文章：
SoC系統的低功耗設計03-18
低功耗GHz VCO設計03-30
設計中的簡(jiǎn)潔-淺談產(chǎn)品設計中的取舍03-18
便攜式、低功耗體電信號采集存儲系統研究03-18
水表集抄系統的低功耗設計03-27
低功耗模擬前端電路設計11-18
產(chǎn)品設計中的材料應用論文05-09