- 相關(guān)推薦
基于USB2.0的高速無(wú)線(xiàn)數傳接收設備的數據接收存儲方法
摘要：介紹了一種利用USB2.0接口芯片ISP1581并配合FPGA芯片EP1K30T144和DSP芯片TMS320F206實(shí)現無(wú)線(xiàn)數傳接收設備中數據接收存儲的方法。這種方法具有接口簡(jiǎn)單、使用方便等特點(diǎn)。數據接收存儲技術(shù)革新是信號采集處理領(lǐng)域內的一個(gè)重要課題。利用這種技術(shù)，可以把信號的實(shí)時(shí)采集和精確處理在時(shí)間上分為兩個(gè)階段，有利于獲得令人更滿(mǎn)意的處理結果。在無(wú)線(xiàn)數傳接收設備中應用數據接收存儲方法時(shí)，除了要滿(mǎn)足數據傳輸速率和差錯控制方面的要求外，還需要考慮如何使設備易于攜帶、接口簡(jiǎn)單、使用方便。
傳統外設接口技術(shù)不但數據傳輸速率較低，獨占中斷、I/O地址、DMA通道等計算機系統關(guān)鍵資源，容易造成資源沖突問(wèn)題，而且使用時(shí)繁雜的安裝配置手續也給終端用戶(hù)帶來(lái)了諸多不便。近年來(lái)，USB接口技術(shù)迅速發(fā)展，新型計算機紛紛對其提供支持。USB2.0是USB技術(shù)發(fā)展的最新成果，利用USB2.0接口技術(shù)開(kāi)發(fā)計算機外設，不但可以借用其差錯控制機制[1][6]減輕開(kāi)發(fā)人員的負擔、獲得高速數據傳輸能力（480Mb/s），而且可以實(shí)現便捷的機箱外即插即用特性，方便終端用戶(hù)的使用。
1 無(wú)線(xiàn)數傳接設備總體構成
無(wú)線(xiàn)數傳接收設備是某靶場(chǎng)測量系統的一個(gè)重要組成部分。如圖1所示，該設備由遙測接收機利用天線(xiàn)接收經(jīng)過(guò)調制的無(wú)線(xiàn)電波信號，解調后形成傳輸速率為4Mb/s的RS-422電平差分串行數據流。以幀同步字打頭的有效數據幀周期性地出現在這些串行數據中。數據轉存系統從中提取出有效的數據幀，并在幀同步字后插入利用GPS接收機生成的本地時(shí)間信息，用于記錄該幀數據被接收到的時(shí)間，然后送給主機硬件保存。
在無(wú)線(xiàn)數傳接收設備中，數據轉存系統是實(shí)現數據接收存儲的關(guān)鍵子系統。下面將詳細介紹該系統的硬件實(shí)現及工作過(guò)程。
2 數據轉存系統基本構成及硬件實(shí)現
數據轉存系統主要由FPGA模塊、DSP模塊、USB2.0接口芯片構成，各個(gè)模塊之間的相互關(guān)系如圖2所示示。圖中，4Mb/s的串行數據輸入信號SDI已由RS-422差分電平轉換為CMOS電平。為突出重點(diǎn)，不太重要的信號連線(xiàn)未在圖中繪出。下面分別介紹這幾個(gè)模塊的主要功能。
2.1 FPGA模塊實(shí)現及春功能
FPGA模塊在A(yíng)ltera公司ACEX系列的EP1K30TI144-2芯片中實(shí)現。其中主要的功能子模塊有：位同步邏輯、幀同步邏輯、授時(shí)時(shí)鐘和譯碼邏輯。位同步邏輯主要由數字鎖相環(huán)構成，用于從串行數據輸入信號SDI中恢復出位時(shí)鐘信號。幀同步邏輯從位同步邏輯的輸出信號提取幀同步脈沖。兩者為DSP利用其同步串行口接收串行數據作好準備。這樣，利用一對差分信號線(xiàn)就可以接收同步串行數據，簡(jiǎn)化了印制電路板的外部接口。授時(shí)時(shí)鐘在DSP和GSP接收機的協(xié)助下生成精度為0.1ms的授時(shí)信息。譯碼邏輯用于實(shí)現系統互聯(lián)。
2.2 DSP模塊實(shí)現及其功能
DSP模塊是數據轉存系統的主控模塊，在T1公司16位定點(diǎn)DSP芯片TMS320F206[4]中實(shí)現。在DSP的外部數據空間還配置了32KX16的高速SRAM，可以緩存80余幀數據，用于提高系統的差錯控制能力。DSP利用同步串行口接收FPGA送來(lái)的同步串行數據，利用異步串口接收GPS接收機送來(lái)時(shí)間信息（用于初始化FPGA授時(shí)時(shí)鐘），利用外部總線(xiàn)接口訪(fǎng)問(wèn)FPGA授時(shí)時(shí)鐘、外部SRAM、ISP1581的片內寄存器�？梢钥闯鯠SP模塊主要用于完成數據幀的接收、重組以及轉存調度等任務(wù)。
ISP1581芯片是PHILIPS公司推出的高速USB2.0設備控制器，實(shí)現了USB2.0/1.1物理層、協(xié)議層，完全符合USB2.0規范，即支持高速(480Mb/s)操作，又支持全速（12Mb/s）操作。ISP1581沒(méi)有內嵌微處理器，但對微處理器操作了靈活的接口。在上電時(shí)，通過(guò)配置BUS——CONF、DAO、MODE1、MODE0、DA1引腳電平可以適應絕大多數的微處理器接口類(lèi)型。例如，通過(guò)BUS_CONF/DA0引腳，總線(xiàn)配置可以選擇普通處理器模塊（Generic Phocessor mode）中分割總線(xiàn)模式（Split Bus Mode）；在普通處理器模式下，通過(guò)MODE0/DA1引腳可以選擇讀寫(xiě)選通為8051風(fēng)格或者M(jìn)otorola風(fēng)格。
在數據轉存系統中，ISP1581用于處理主機的高速數據傳輸。它工作在普通處理器接口模式下，采用8051風(fēng)格的讀寫(xiě)選通信號，由DSP芯片TMS320F206控制。兩者在選定工作方式下的信號連線(xiàn)如圖3所示，圖中未畫(huà)出的信號引腳可以懸空，供電引腳的連接方式在參考資料[2]第46頁(yè)有簡(jiǎn)明描述。在FPGA譯碼邏輯的作用下，ISP1581的片內寄存器被映射在DSP的片外數據空間中。DSP通過(guò)8位地址線(xiàn)選擇要訪(fǎng)問(wèn)的寄存器，在讀寫(xiě)選通信號的控制下，利用16位數據線(xiàn)與選定的寄存器交換數據。在訪(fǎng)問(wèn)ISP1581單字節寄存器時(shí)，數據總線(xiàn)高字節內容無(wú)關(guān)緊要。ISP1581通過(guò)中斷引腳INT向DSP報告發(fā)生的總線(xiàn)事件，利用D 、D-引腳完成與主機的數據交換。
3 數據轉存系統的工作過(guò)程
系統加電后，當FPGA配置過(guò)程結束時(shí)，如果有串行數據輸入，位同步邏輯和幀同步邏輯便啟動(dòng)同步過(guò)程。同時(shí)，DSP片內FLASH中復位中斷服務(wù)程序c_int0()[4]被立即執行，在建立好C語(yǔ)言的工作環(huán)境下，它會(huì )調用主函數main()。在main()中，需要安排好一系列有先后順序的初始化工作。其中，ISP1581的初始化過(guò)程比較復雜，需要考慮設備采用的供電方式（這里為自供電[6]方式）、插接主機和系統上電的先后次序，并需要與USB總線(xiàn)枚舉[1][6]過(guò)程相結合。
在FPGA中的位同步邏輯和幀同步邏輯均進(jìn)入同步狀態(tài)，且DSP主控模塊配合主機完成初始化任務(wù)后，即可啟動(dòng)數據的傳輸過(guò)程。下面介紹一下IS
【基于USB2.0的高速無(wú)線(xiàn)數傳接收設備的數據接收存儲方法】相關(guān)文章：
基于GPRS網(wǎng)絡(luò )的數據無(wú)線(xiàn)傳輸實(shí)現接口03-19
具有USB2.0接口的高速數據采集卡設計03-18
基于干擾抑制的多天線(xiàn)接收方案03-07
基于Web3D的異構數據存儲及通信研究03-10
高速數據存儲處理汽車(chē)行駛記錄儀03-07