- 相關(guān)推薦
基于Z85C30的多協(xié)議串行通信設計
摘要：簡(jiǎn)要從硬件和軟件兩方面介紹一種嵌入式的多協(xié)議串行通信設計方案。該設計方案采用多協(xié)議串行通信控制器Z85C30及外圍電路開(kāi)發(fā)，通過(guò)軟件編程，可滿(mǎn)足各種串行通信要求，如異步、按字節同步、按位同步等通信格式。引言
我們在嵌入式系統的開(kāi)發(fā)過(guò)程中，經(jīng)常需要設計串行通信口，用以同其它設備或計算機網(wǎng)絡(luò )交換數據。針對不同的應用場(chǎng)合及不同的通信格式，在硬件設計方面有許多不同的芯片可供選擇，如Intel 8251A、Intel 8274、Intel 82530等。采用ZILOG公司的串行通信控制器Z85C30進(jìn)行設計，和其它器件相比，具有功能強、速度快、外部邏輯少等優(yōu)點(diǎn)。
1 串行通信控制器Z85C30介紹
Z85C30是ZILOG公司推出的一種串行通信控制器（SCC）。它具有雙通道，適用于8位、16位處理器的系統，能夠完成串行到并行、并行到串行的轉換。Z85C30能夠處理諸如異步格式、面向字節的同步規程（如IBM雙同步規程）、面向比特的同步規程（如HDLC、SDLC）；能夠產(chǎn)生、檢查CRC循環(huán)冗余檢驗碼。
Z85C30每個(gè)通道有14個(gè)寫(xiě)寄存器、7個(gè)讀寄存器。通過(guò)對其編程，可將通信控制器配置滿(mǎn)足各種格式，如數據長(cháng)度、停止位的位數、有無(wú)奇偶檢驗等。
1.1 Z850C30主要性能
①同步速率。16MHz時(shí)鐘下，傳輸速率達4Mb/s；使用16MHz時(shí)鐘，傳輸速率達1Mb/s（FM編碼）；使用16MHz時(shí)鐘，傳輸速率達500Kb/s（NRZI編碼）。
②異步性能。每個(gè)字符5、6、7或8位；1/2或2位停止位；奇或偶校驗；1、16、32、64倍時(shí)鐘格式；斷點(diǎn)產(chǎn)生和測試；奇偶、超載和幀出錯測試。
③按字節同步性能。內同步或外同步；1或2個(gè)同步字符；自動(dòng)CRC產(chǎn)生、測試。
④SDLC/HDLC性能。異常中止序列的產(chǎn)生和檢測；“0”的自動(dòng)插入和刪除，報文間標志的自動(dòng)插入，地址段的識別，信息段剩余管理，CRC產(chǎn)生、測試；具有EOP識別/循不入口和出口的SDLC方式；可選NRZ、NRZI、曼徹斯特或FM編/解碼；具有時(shí)鐘恢復能力的數字鎖相環(huán)；具有自動(dòng)回波和局部回送的診斷能力。
另外，Z85C30能在SDLC/HDLC方式下更高效地工作，如果有10×19位SDLC/HDLC幀狀態(tài)FIFO，14位SDLC/HDLC幀計數器，自動(dòng)SDLC/HDLC標志發(fā)送，自動(dòng)復位SDLC/HDLC Underrun/EOM標志，自動(dòng)預置SDLC/HDLC CRC等。
1.2 Z85C30主要引腳簡(jiǎn)介
Z85C30引腳按功能分為7組：數據地址總線(xiàn)、總線(xiàn)時(shí)序和復位、控制引腳、中斷控制、串行數據、通道控制引腳和時(shí)鐘引腳，如圖1所示。Z85C30引腳定義如圖2所示。
D7～D0：數據地址總線(xiàn)，用于傳送命令和數據。
RD、WR：讀、寫(xiě)信號，用于對Z85C30的寄存器操作，低電平有效。
CE：片選信號。
A/B：A、B通道選擇，低電平表示選擇B通道，高電平選擇A通道。
D/C：數據/控制選擇，高電平表示與85C30之間傳輸的是數據，低電平表示與85C30間傳輸的是命令信號。
INT：中斷請求，低電平有效，當SCC需要申請中斷時(shí)，該信號有效。
INTACK：中斷響應，低電平有效。
IEI：中斷允許輸入。輸入，高電平有效。當有多個(gè)中斷源時(shí)，IEI和IEO一起組成中斷順序鏈優(yōu)先級排隊電路。
IEO：中斷允許輸出。輸出，高電平有效。
PCLK：時(shí)鐘輸入，用來(lái)同步內部信號，是標準的TTL電平信號。
TxD、RxD：發(fā)送、接收數據，分A、B兩個(gè)通道。
TRxC、RTxC：通道時(shí)鐘，它們能被編程為幾種不同的操作械。RTxC能提供接收時(shí)鐘或傳送時(shí)鐘（在輸入方式），能提供傳輸時(shí)鐘計數器輸出（數據鎖相器）、晶體振蕩器輸出、波特率發(fā)生器輸出和輸入時(shí)鐘輸出（它們都是在輸出方式）。RTxC能提供接收時(shí)鐘、傳送時(shí)鐘、波特率發(fā)生器時(shí)鐘、數字鎖相環(huán)時(shí)鐘。
1.3 Z85C30的接口時(shí)序
RD和WR是總線(xiàn)傳輸的兩個(gè)控制信號。CE、D/C、A/B和INTACK用于控制總線(xiàn)傳輸的類(lèi)型�？偩�(xiàn)上傳輸的地址在有效后，RD和WR才變低。CE、WR和CE、RD鎖存地址的時(shí)序是一致的。
（1）讀周期時(shí)序
在RD和CE有效時(shí)，A/B和D/C上的地址被鎖存。在此周期內CE必須保持低，并且INTACK必須保持高。Z85X30的總線(xiàn)驅動(dòng)設備只有在RD和CE都有效地才使能。在讀操作用D/C為高時(shí)，不會(huì )影響指針的狀態(tài)。當D/C為低且在內部操作完成后，指針復位到0。
（2）寫(xiě)周期時(shí)序
在CE和WR有效時(shí)，A/B、D/C和數據D7～D0同時(shí)被鎖存。在此周期內CE必須保持低，并且INTACK必須保持高。在寫(xiě)操作且D/C為高時(shí)，不會(huì )影響指針的狀態(tài)。當D/C為低且在內部操作完畢后，指針復位到0。
（3）中斷響應周期
當INTACK為低時(shí)，進(jìn)入中斷響應周期。這個(gè)A/B、D/C、CE、WR信號都被忽略。
1.4 Z85X30寄存器訪(fǎng)問(wèn)
訪(fǎng)問(wèn)寄存器有兩個(gè)步驟，是使用寄存器指針來(lái)完成尋址的。為尋址一個(gè)指定的寄存器，先通過(guò)寫(xiě)入WR0的指針位來(lái)指定寄存器。因為Z85X30只有唯一的寄存器設置存在，因此，可以從兩個(gè)通道中的任意一個(gè)將指針寫(xiě)入。當指針寫(xiě)入后，再次的讀或寫(xiě)周期（當D/C為低時(shí)）將存取剛才指定的寄存器。在讀和寫(xiě)周期結束
【基于Z85C30的多協(xié)議串行通信設計】相關(guān)文章：
異步串行通信接口的IP核設計03-18
基于串行外設接口(SPI)的CAN總線(xiàn)隔離擴展設計03-18
基于VC++串行通信的無(wú)刷直流電機監控系統03-29
基于 DSP 的網(wǎng)絡(luò )通信程序設計03-20
基于VB6.0的MSComm通信方法設計03-20