基于WE904的實(shí)時(shí)圖像無(wú)線(xiàn)傳輸設計

摘要：介紹基于WE904無(wú)線(xiàn)收發(fā)模塊的實(shí)時(shí)數字圖像無(wú)線(xiàn)傳輸系統，以及系統的接口電路硬件設計。討論FSK輸入信號中低頻成分引起的誤碼問(wèn)題及其解決方法。

引言

隨著(zhù)短距離、低功率無(wú)線(xiàn)數據傳輸技術(shù)的成熟，特別是藍牙、802.11b等應用的推廣，無(wú)線(xiàn)數據傳輸應用再次成為應用的熱點(diǎn)。本文介紹一款基于新加坡Winedge公司W(wǎng)E904芯片的無(wú)線(xiàn)收發(fā)模塊，說(shuō)明其在一個(gè)實(shí)時(shí)無(wú)線(xiàn)圖像數據傳輸系統中的應用，以其實(shí)現一個(gè)低發(fā)射功率和低成本的實(shí)際應用系統。為低成本中低速的無(wú)線(xiàn)數據傳輸提供一種新的解決方案。

1 系統簡(jiǎn)介

系統的簡(jiǎn)單框圖如圖1。此系統的簡(jiǎn)單工作過(guò)程為：①電腦眼負責圖像采集和圖像信號的A/D轉換。②電腦眼輸出的圖像信號由DSP芯片TMS320VC5402（以下簡(jiǎn)稱(chēng)5402）編碼壓縮。③5402通過(guò)McBSP(多通道緩沖串口)實(shí)現與WE904模塊的接口，實(shí)現WE904模塊的配置，并且將編碼后的圖像信號以RS232協(xié)議的信號格式輸到WE904模塊，經(jīng)調制后發(fā)送出去。④接收端的WE904模塊輸出TTL電平的信號，經(jīng)過(guò)RS232電平接口的電平轉換后由串口輸入PC機。⑤PC機將收到的圖像信號解碼并顯示出來(lái)。

2 WE904無(wú)線(xiàn)收發(fā)模塊WE915CTX1介紹

WE915CTX1無(wú)線(xiàn)收發(fā)模塊的主芯片是新加坡Winedge公司的WE904。WE904是一款支持全雙工的單片調頻收發(fā)芯片，僅需少量外部元件即可實(shí)現無(wú)線(xiàn)收發(fā)功能，工作頻率范圍可以從0.1GHz到1GHz。WE904提供串行編程接口，通過(guò)串行編程接口可以靈活地調整收發(fā)頻率、信號輸出模式、是否支持全雙工等參數。本系統在設計初期直接使用了WE904的模塊WE915CTX1。WE915CTX1集成了WE904芯片和所需的外部元件，并提供了簡(jiǎn)明的使用接口，可以非常方便地嵌入到應用系統中。其主要的特點(diǎn)是：

①工作于902MHz～928MHz美國ISM頻段，可以提供20個(gè)通道；

②使用FM/FSK的調制方式，頻道寬度100kHz；

③提供數字信號和模擬信號兩種輸出模式，可用于數字和模擬信號的傳輸；

④靈敏度為-115dBm；

⑤在低輸出功率0dBm時(shí)，可以提供約80m(數字信號) 和300m(話(huà)音等模擬信號)的有效傳輸距離；

⑥傳輸速率可達57.6kbps，與傳輸距離有關(guān)；

⑦提供串行編程接口，可能靈活配置收發(fā)頻率等參數；

⑧提供RSSI接收信號強度指示。

3 WE904模塊WE915CTX1的接口

WE915CTX1提供簡(jiǎn)單的用戶(hù)接口，如圖2所示。①VCC和GND為電源，電源電壓為3.3～4.5V。②A(yíng)udio In為待調制基帶信號的輸入引腳。其輸入信號可以是話(huà)音等模擬信號，也可以是數字信號。對輸入信號的要求是，其交流有效值通常為140mV～200mV，更大的輸入有效值能得到更好的信噪比，但也將占用更大的帶寬。通常200mV將產(chǎn)生25kHz的頻偏。TTL電平的數字信號輸入Audio In引腳時(shí)，必須先降低其電壓有效值，這可以通過(guò)使用2個(gè)串聯(lián)電阻分壓來(lái)實(shí)現。例如，可以用1個(gè)10kΩ和1個(gè)1.8kΩ的電阻串聯(lián)分壓，但使用的電阻阻值不能太大，否則會(huì )使輸入的方波波形產(chǎn)生嚴重的畸變。③Audio Out為接收信號的輸出引腳。當輸出模式設置為模擬輸出（analog）時(shí)，輸出信號有效值通常為140mV～180mV的已解調基帶信號。當輸出模式設置為數字模式（digital）時(shí)，輸出信號Vp-p為3V左右的數字信號方波。④LNA_ON為低哭聲放大器電源控制引腳，低電平有效。在接收時(shí)必須置低，能夠得到約15dB的增益；在不接收信號時(shí)可以關(guān)掉，以降低功耗。⑤ANT為天線(xiàn)連接引腳，其輸出阻抗為50Ω。⑥RSSI為接收信號強度提示。接收信號從-110dBm變化到-50dBm時(shí)，RSSI的電平大約從0.65V變化到1.70V。⑦CLK、DATA和LE為串行編程控制端口，用來(lái)實(shí)現對WE904芯片的編程控制。以下將詳細介紹。

4 WE904模塊WE915CTX1的編程控制接口

WE904芯片內部有4個(gè)控制寄存器，用來(lái)對WE904芯片的工作狀態(tài)進(jìn)行控制。這4個(gè)寄存器分別是參考頻率寄存器、發(fā)送頻率寄存器、接收頻率寄存器和模式寄存器。這4個(gè)控制寄存器的相應位的功能定義此處不作介紹，讀者可以參考W904的芯片資料。對這4個(gè)寄存器的寫(xiě)入控制則是通過(guò)CLOCK、DATA和LE三個(gè)引腳業(yè)實(shí)現的，分別與模擬WE915CTX1的CLK、DATA和LE相對應，其寫(xiě)入時(shí)序如圖3所示。

寫(xiě)入的基本過(guò)程為：①LE開(kāi)始時(shí)為低電平。②當LE變?yōu)楦唠娖胶�，數據在CLOCK的驅動(dòng)下開(kāi)始由DATA引腳移入內部的移位寄存器。數據的移位操作是在CLOCK的上升沿進(jìn)行的。所以設計接口時(shí)通常使時(shí)鐘CLOCK的下降沿和位邊界對齊，這樣在CLOCK的上升沿能有效的采樣到數據。③在最后一個(gè)數據位移入內部移位寄存器后，LE在下一個(gè)時(shí)鐘上升沿之前變低。在LE的下降沿，數據將由內部移位寄存器寫(xiě)入控制寄存器。④數據具體寫(xiě)入4個(gè)控制寄存器中的哪一個(gè)，是由DATA的最低兩位的值來(lái)決定的。這兩位稱(chēng)為裝載控制位（load control bit）。⑤WE915CTX1要求在CLOCK上升沿到來(lái)之前，DATA的數據至少已經(jīng)保持45ns,所以CLOCK的頻率不能太高，建議取10MHz以下。

5 5402r McBSP簡(jiǎn)介

5402是TI公司一款性?xún)r(jià)比非常優(yōu)越的通用DSP芯片，有著(zhù)廣泛 的應用。它提供有兩個(gè)McBSP。McBSP是一種全雙工的高速同步串行口，可以用來(lái)與系統中其它的DSP芯片、編碼解碼器等進(jìn)行高速的串行通信。McB

【基于WE904的實(shí)時(shí)圖像無(wú)線(xiàn)傳輸設計】相關(guān)文章：

圖像實(shí)時(shí)傳輸技術(shù)在我院中的應用03-18

基于PIC的無(wú)線(xiàn)數據傳輸發(fā)射機設計03-19

基于GPRS網(wǎng)絡(luò )的數據無(wú)線(xiàn)傳輸實(shí)現接口03-19

基于PCI圖像卡的圖像實(shí)時(shí)處理系統開(kāi)發(fā)03-07

基于GPRS網(wǎng)絡(luò )的圖像傳輸自適應算法及實(shí)現03-07

低功耗無(wú)線(xiàn)數字傳輸模塊的設計與應用03-19

基于CMX469A的無(wú)線(xiàn)MODEM設計03-20

基于FPGA的前端圖像采集卡的設計11-22

基于SOPC的遠程視頻圖像監控系統的設計03-07