- 相關(guān)推薦
利用Verilog HDL實(shí)現基于FPGA的分頻方法
全部作者: 許文建 陳洪波 李曉 第1作者單位: 中國礦業(yè)大學(xué)信電學(xué)院 論文摘要: 本文從實(shí)際應用出發(fā),分別介紹了利用Verilog HDL硬件語(yǔ)言實(shí)現的整數和半整數分頻的通用方法。并在Quartus II軟件環(huán)境下,利用Altera 公司的ACEX1K系列器件進(jìn)行了仿真和調試。 關(guān)鍵詞: Verilog HDL;分頻;FPGA (瀏覽全文) 發(fā)表日期: 2007年11月20日 同行評議:
(暫時(shí)沒(méi)有)
綜合評價(jià): (暫時(shí)沒(méi)有) 修改稿:
【利用Verilog HDL實(shí)現基于FPGA的分頻方法】相關(guān)文章:
基于Verilog HDL設計的自動(dòng)數據采集系統03-21
基于Verilog-HDL的軸承振動(dòng)噪聲電壓峰值檢測03-20
基于FPGA的TS over lP的設計與實(shí)現03-21
利用FPGA實(shí)現MMC2107與SDRAM接口設計03-18