混合基FFT處理器的設計與Verilog實(shí)現

全部作者： 王靖琰 曹新民 第1作者單位： 中國科學(xué)院上海應用物理研究所 論文摘要： 本文介紹了混合基FFT算法的基本原理，用Verilog語(yǔ)言設計和實(shí)現了1個(gè)6點(diǎn)混合基 FFT處理器，實(shí)驗結果證明本處理器能正確地完成6點(diǎn)FFT變換。 關(guān)鍵詞： 混合基FFT；流水線(xiàn)處理器；可編程邏輯器件；Verilog (瀏覽全文) 發(fā)表日期： 2008年02月25日 同行評議：

（暫時(shí)沒(méi)有）

綜合評價(jià)： （暫時(shí)沒(méi)有） 修改稿：

【混合基FFT處理器的設計與Verilog實(shí)現】相關(guān)文章：

DMB-T系統中FFT處理器的研究和硬件實(shí)現03-07

FFT算法的研究與DSP實(shí)現03-07

固定幾何結構的FFT算法及其FPGA實(shí)現03-18

基于Cyclone系列FPGA的1024點(diǎn)FFT算法的實(shí)現03-07

AR模型LPC系數的DSP提取與Lattice結構的Verilog實(shí)現03-07

2k-8k FFT處理器ROM面積的優(yōu)化03-30

用SP061A實(shí)現心電數據的FFT與壓縮03-18

基于FFT和數字濾波的信號處理軟件實(shí)現11-22

在DSP處理器上并行實(shí)現ATR算法03-18