淺論FPGA的VGA漢字顯示系統設計與實(shí)現論文
在日常學(xué)習和工作中，大家都接觸過(guò)論文吧，通過(guò)論文寫(xiě)作可以提高我們綜合運用所學(xué)知識的能力。相信寫(xiě)論文是一個(gè)讓許多人都頭痛的問(wèn)題，下面是小編為大家整理的淺論FPGA的VGA漢字顯示系統設計與實(shí)現論文，歡迎閱讀，希望大家能夠喜歡。
摘要：
提出一種基于Xilinx公司的Spartan一3E的FPGA顯示方案，由于FPGA芯片具有可靠性高、編程靈活、體積小等優(yōu)點(diǎn)，采用其控制 VGA接口進(jìn)行漢字顯示，有效地解決了通用處理器控制VGA接口顯示漢字的缺點(diǎn)。對新方案進(jìn)行理論分析和實(shí)驗，結果證明該方案達到了預期效果。
關(guān)鍵詞：
顯示繪圖陳列；現場(chǎng)可編程門(mén)陳列；VGA漢字顯示
隨著(zhù)科技的發(fā)展，VGA漢字顯示系統的應用范圍越來(lái)越廣泛，傳統的VGA字符顯示方案是通過(guò)通用處理器控制VGA接口顯示字符信息的，這種顯示方案是以通用處理器為核心的處理系統，整個(gè)系統體積大、可靠性不高且靈活性差，不適合便攜設備的設計。而FPGA芯片具有可靠性高、編程靈活和體積小等特點(diǎn)，因此用FPGA技術(shù)來(lái)實(shí)現VGA漢字顯示可以有效解決傳統技術(shù)中的缺點(diǎn)。
FPGA管腳資源豐富，運行速度快，可以實(shí)現大規模的系統設計，而且由于FPGA具有可重構能力和抗干擾能力強等優(yōu)點(diǎn)，使其越來(lái)越多地應用于工業(yè)控制領(lǐng)域。利用FPGA控制VGA顯示漢字，可使漢字顯示脫離Pc機的控制，構建體積小、功耗低的各種嵌入式系統，可應用在人機界面、地面勘測、電子設備、智能儀表和性能監測等方面。
1、VGA漢字顯示
VGA的漢字顯示是利用VGA的顯示原理，使用正確的時(shí)序信號對VGA接口相應管腳進(jìn)行控制輸出RGB顏色信息來(lái)顯示相應的字符信息，其中VGA顯示原理及時(shí)序信號的控制必須遵循VGA的工業(yè)標準。顯示處理前端中的SRAM中存儲的每一位數據對應相應LCD顯示屏上一個(gè)像素點(diǎn)的亮和滅，“1”表示亮，“0”表示滅。在顯示設備上顯示漢字也就是按照漢字的點(diǎn)陣圖向顯示器上輸出1或0的高低電平，從而在顯示器上顯示出具體的漢字。
2、VGA顯示控制器的FPGA實(shí)現
FPGA芯片作為中央控制器控制整個(gè)系統的處理，根據自頂向下的設計流程，按照層次化、結構化的設計方法可以將FPGA系統劃分為以下幾個(gè)模塊：頂層模塊、分頻模塊、VGA控制模塊、存儲功能模塊和RAM讀取控制模塊。系統工作原理：系統加電FPGA芯片讀人配置信息，配置完成后，FPGA進(jìn)人工作狀態(tài)，將要顯示的漢字的字模信息初始化到單口RAM中，由系統時(shí)鐘產(chǎn)生時(shí)序，程序根據時(shí)序信息控制VGA接口輸出行、場(chǎng)同步及顏色信息到顯示器上。
2.1 頂層模塊
根據自頂向下設計方法，首先定義頂層功能塊。頂層模塊處于重要的位置，定義好頂層模塊功能后，才能進(jìn)而分析哪些是構成頂層模塊必要的子模塊，然后進(jìn)一步對各個(gè)子模塊進(jìn)行分解，直到達到無(wú)法進(jìn)一步分解的底層功能塊。頂層模塊主要負責規定各個(gè)模塊之間的數據信號和控制信號的連接關(guān)系，也就是實(shí)例化各子模塊，并且接收RAM讀取控制模塊傳來(lái)的漢字字模信息數據流，根據數據流信息中比特位為1的位賦予紅色，為0的位賦予藍色，即用紅色表示漢字，用藍色來(lái)填充背景。
2.2 分頻模塊
時(shí)序的驅動(dòng)是設計VGA顯示的控制需要注意的一個(gè)重要問(wèn)題，這也是實(shí)驗是否成功的關(guān)鍵設計。時(shí)序不正確，必定不能正常顯示，有時(shí)甚至會(huì )損壞顯示設備。因此，對于時(shí)序的設計我們必須遵循VGA的工業(yè)標準，在設計中使用的分辨率為640×480，根據VGA的工業(yè)標準，其像素的刷新率為25MHz。
而實(shí)驗采用的實(shí)驗板提供的時(shí)鐘頻率為50MHz，因此必須將系統進(jìn)行分頻設計，即進(jìn)行二分頻的設計。50MHz的時(shí)鐘頻率經(jīng)過(guò)分頻后得到實(shí)驗所需的25MHz頻率，此頻率將作為頂層控制模塊，VGA控制模塊和RAM讀取控制模塊的系統時(shí)鐘。
2.3 VGA控制模塊
VGA信號的電平驅動(dòng)是設計VGA顯示的控制需要注意的另一個(gè)重要問(wèn)題，這是正確顯示文字圖像的重要設計，如果設計不當，那么在顯示器上就不能正確顯示文字圖像。這個(gè)模塊主要是根據VGA的工業(yè)標準進(jìn)行設計的，用verilog語(yǔ)言將工業(yè)標準用程序表示出來(lái)。
VGA時(shí)序信號產(chǎn)生包括行點(diǎn)計數器x—cnt(計數個(gè)數用 表示)、場(chǎng)點(diǎn)計數器y—cnt(計數個(gè)數用rt 表示)、行同步信號hsync、場(chǎng)同步信號vsync、有效顯示區Visible area等。其中行點(diǎn)計數器是800進(jìn)制計數器，場(chǎng)點(diǎn)計數器是525進(jìn)制計數器。根據VGA時(shí)序的工業(yè)標準行、場(chǎng)同步信號有4種狀態(tài)：同步脈沖信號 (Sync)，顯示后沿信號(Back Porch)，可視顯示區(Visible area)，顯示前沿(Front Porch)。
這4種狀態(tài)具有很清晰的時(shí)序規律，可以用有限狀態(tài)機來(lái)實(shí)現這4種狀態(tài)的轉換，用h—state來(lái)表示行同步狀態(tài)機的4種狀態(tài)：h—sync，h—back，h—visible，h—front;v—state來(lái)表示場(chǎng)同步狀態(tài)機的4種狀態(tài)：v—sync，v—back，v— visible，v— front。行、場(chǎng)計數器的值決定了狀態(tài)機在何時(shí)進(jìn)行狀態(tài)翻轉。
行狀態(tài)機復位時(shí)，進(jìn)入行同步狀態(tài)h—sync，此時(shí)行同步信號輸出低電平;當行計數器的計數值達到96時(shí)，狀態(tài)機翻轉進(jìn)人行消隱后沿h—back狀態(tài)，此時(shí)仍為消隱階段;當行計數器的計數值達到144時(shí)，狀態(tài)機翻轉進(jìn)入h—visible狀態(tài)，它對應每行的有效顯示區域，共包含640點(diǎn)，在此區域以外的任何部分都不被顯示;當行計數器的計數值達到784時(shí)，狀態(tài)機進(jìn)入行消隱前沿h—front狀態(tài)，此時(shí)處于消隱階段。當行計數器計數值達到799時(shí)，行狀態(tài)機進(jìn)入h—sync狀態(tài)，同時(shí)行計數器的復位信號為高電平，計數器復位。
與行有限狀態(tài)機狀態(tài)轉移類(lèi)似，需要注意的是行掃描是從左到右地掃描顯示，而場(chǎng)掃描是自上而下地掃描顯示，顯示區域中行與場(chǎng)確定的一個(gè)坐標位置為一個(gè)像素點(diǎn)，并且只有在行、場(chǎng)狀態(tài)都為有效可視狀態(tài)(h—visibl~=1且v—visible=1)時(shí)，即行有效顯示區域和場(chǎng)有效顯示區域的邏輯與值為1時(shí)，才能在顯示設備上顯示。行、場(chǎng)消隱信號的邏輯與為復合消隱信號，處于復合消隱階段的信號不能在顯示設備上顯示。
2.4 存儲功能模塊
存儲功能模塊的主要功能是存儲文字信息，其存儲媒介為FPGA內部的硬核塊RAM，塊RAM是以硬核的方式內嵌到FPGA芯片中的，不占用芯片的邏輯資源，是FPGA芯片內部的一種寶貴資源。FPGA內嵌的塊RAM組件可配置為單口RAM、雙口RAM、分布式ROM、塊ROM、內容地址存儲器CAM和先進(jìn)先出存儲器FIFO等存儲結構 J。
本文中所做實(shí)驗只進(jìn)行文字顯示，所以可以使用單口RAM存儲文字信息，如果想實(shí)現更復雜的設計如：文字的滾動(dòng)顯示、圖片的動(dòng)畫(huà)顯示等可以使用雙口RA M進(jìn)行設計。實(shí)驗使用開(kāi)發(fā)軟件XinlinxISE中的IP核生成工具CORE Generator生成實(shí)驗用的單口RAM，并將其要顯示的文字信息初始化到RAM中。實(shí)驗設置顯示7個(gè)漢字，每個(gè)漢字為16×16點(diǎn)陣，所以RAM的數據深度為l6，數據寬度為112。在工程項目里利用IP核生成工具生成單口RAM，在生成過(guò)程中把RAM的數據深度、寬度設置正確，并把事先做好的.coe文件即漢字的字模信息初始化到RAM中。
2.5 RA M讀取控制模塊
RAM讀取控制模塊是VGA顯示設備和存儲數據信息的RA M之間通道，為了使VGA顯示設備能夠準確的顯示文字圖像信息，必須嚴格遵循顯示設備的掃描規律，產(chǎn)生相應的顯示信息。塊RAM中的存儲地址是由0到16 組成的一維的連續地址空間，實(shí)驗顯示的是由7個(gè)漢字組成的16×16的點(diǎn)陣，如果把這7個(gè)漢字看成一個(gè)整體，那么這個(gè)整體將占用112×16個(gè)像素點(diǎn)。本模塊包括以下3部分內容：取出漢字字模信息，行、場(chǎng)計數器和坐標定位設計。
顯示漢字必須首先把漢字的字模信息提取出來(lái)，可以利用一個(gè)深度為16的寄存器將RAM中的漢字字模信息暫存，待字符位置定位后再從寄存器中取出相應顯示信息產(chǎn)生漢字字模信息的數據流;用行列計數器確定坐標點(diǎn)，并用坐標的位置來(lái)確定文字顯示位置，其實(shí)現與VGA時(shí)序控制中的行、場(chǎng)計數器一致;漢字顯示區域實(shí)驗從屏幕的坐標點(diǎn)(400，240)到坐標點(diǎn)(512，256)區域內顯示字符。
當坐標計數器刷新到坐標點(diǎn)(400，240)時(shí)就要相應地取寄存器地址中的第1個(gè)數據作為產(chǎn)生漢字的第1行點(diǎn)陣信息的數據流，直到坐標點(diǎn) (512，240)時(shí)結束第1行的顯示，當坐標計數器刷新到坐標點(diǎn)(400，241)時(shí)就要取出寄存器中顯示漢字的第2行點(diǎn)陣信息，直到坐標點(diǎn) (512，241)時(shí)結束第2行的顯示，同理直到到達坐標點(diǎn)(512，256)時(shí)結束字符顯示。本模塊產(chǎn)生的字符數據流將交由頂層模塊來(lái)控制其顯示顏色。
3、系統實(shí)驗
3.1 實(shí)驗環(huán)境開(kāi)發(fā)工具：Xilinx ISE 9.2i;開(kāi)發(fā)語(yǔ)言：Verilog;仿真工具：Xilinx ISE 9.2i Simulator;實(shí)驗開(kāi)發(fā)板：Xinlinx公司的Spartan一3E。
3.2 仿真結果
利用ISE內部的仿真軟件對系統進(jìn)行仿真。由仿真可以看出行、場(chǎng)同步(hsync、vsync)信號都有效(值為1)，且行、場(chǎng)都處于可視區域內(水平有效顯示區寬度與垂直有效顯示區寬度邏輯與的區域為可視區域 )，輸出使能信號vailid值為1，此時(shí)可以輸出漢字信息，可以看出，當輸出條件滿(mǎn)足時(shí)，從SRAM中獲取漢字信息，并將其輸出，當有漢字輸出時(shí) vga—r值為1，即輸出漢字顏色為紅色，無(wú)漢字輸出時(shí)為背景色藍色。
3.3 實(shí)驗結果
對實(shí)驗進(jìn)行調試，將編程數據下載到FPGA芯片中，再由顯示器將漢字輸出。本實(shí)驗只做了一句話(huà)的實(shí)驗測試，如果要實(shí)現更多字符顯示，可以將更多字符信息存儲到RAM字符信息庫中，調取RAM中的信息進(jìn)行顯示即可。
4、結束語(yǔ)
用FPGA來(lái)控制VGA顯示，可以克服使用通用處理器設計系統所帶來(lái)的不便和缺點(diǎn)。使用塊RAM存儲漢字信息，不占用芯片的邏輯資源，不僅能保證較高的工作頻率，而且還具有很低的動(dòng)態(tài)功耗。實(shí)驗實(shí)現了基于FPGA的漢字顯示，方便了漢字信息的寫(xiě)入及內容的修改，可使漢字的顯示脫離 Pc機控制，減少控制器的體積，對于小型嵌入式系統及各種便攜式設備實(shí)現漢字顯示具有重要的現實(shí)意義和工程實(shí)用價(jià)值。
拓展：
論文格式與要求
一般而言，非211、985學(xué)校的本科畢業(yè)論文字數在6000-8000左右(工程類(lèi)需要制圖的專(zhuān)業(yè)則會(huì )超過(guò)這個(gè)數字)，而一些要求較高或者重點(diǎn)學(xué)校則要求論文字數在1萬(wàn)左右或以上，總之各個(gè)學(xué)校在論文字數上的規定都有細微的差異。
一、本科生畢業(yè)論文主要內容
1、題目 (宋體，小二，居中)
2、中文摘要(200字以上)，關(guān)鍵詞;字體：宋體、小四號，字符間距：標準;行距：20磅
3、英文摘要，關(guān)鍵詞;
4、目錄
5、正文;字體：宋體、小四號，字符間距：標準;行距：20磅
6、參考文獻。期刊內容包括：作者 題名，刊名，年，卷(期)：起始頁(yè)碼-結束頁(yè)碼。著(zhù)作內容包括：作者、編者，文獻題名，出版社，出版年份，起止頁(yè)碼。
7、附件：開(kāi)題報告和檢查情況記錄表
二、格式要求
1、書(shū)寫(xiě)格式要求：填寫(xiě)項目必須用碳素或藍黑墨水鋼筆書(shū)寫(xiě);
2、文稿要求：文字通順，語(yǔ)言流暢，版面整潔，便于裝訂。Word文稿A4紙打印。
3、圖紙要求：圖面整潔，布局合理，線(xiàn)條粗細均勻，圓弧連接光滑，尺寸標準規范，文字注釋必須使用工程字書(shū)寫(xiě);
4、曲線(xiàn)圖表要求：所有曲線(xiàn)、圖表、線(xiàn)路圖、流程圖、程序框圖、示意圖等不得簡(jiǎn)單徒手畫(huà)，須按國家規范標準或工程要求繪制;
5、公式要求：所有公式不得徒手書(shū)寫(xiě)，利用Microsoft公式編輯器或Mathtype編輯。
三、畢業(yè)論文份量要求：
畢業(yè)論文字數一般不少于1.5萬(wàn)字或相當信息量。外文文獻閱讀量的具體要求，由指導教師量化。
四、畢業(yè)論文規范審查工作由指導教師具體負責，從畢業(yè)論文質(zhì)、量、形式等規范方面對論文答辯資格進(jìn)行審查。審查合格者方能參加答辯。凡質(zhì)、量、形式等方面審查不合格者，應責令其返工，直到達到要求為止，否則不準參加畢業(yè)答辯。對于在校外進(jìn)行畢業(yè)論文的學(xué)生，其論文答辯資格審查回校進(jìn)行。
五、畢業(yè)論文檔案應包括以下內容：
1、大學(xué)畢業(yè)論文(設計)封面(教務(wù)處統一印制);
2、畢業(yè)論文，包括題目及目錄、開(kāi)題報告、內容提要、正文及相關(guān)圖表、參考文獻及其他附件等;
3、指導教師、答辯委員會(huì )評閱意見(jiàn)、成績(jì)評定表;
4、其他附件;
免責聲明：本站文章信息來(lái)源于網(wǎng)絡(luò )轉載是出于傳遞更多信息之目的，并不意味著(zhù)贊同其觀(guān)點(diǎn)或證實(shí)其內容的真實(shí)性。不保證信息的合理性、準確性和完整性，且不對因信息的不合理、不準確或遺漏導致的任何損失或損害承擔責任。本網(wǎng)站所有信息僅供參考，不做交易和服務(wù)的根據，如自行使用本網(wǎng)資料發(fā)生偏差，本站概不負責，亦不負任何法律責任，并保證最終解釋權。
【淺論FPGA的VGA漢字顯示系統設計與實(shí)現論文】相關(guān)文章：
論文提綱范文：系統設計與實(shí)現05-27
綜合評價(jià)系統設計與實(shí)現論文提綱11-18
淺談基于RFID 的會(huì )議簽到系統設計與實(shí)現論文02-20
中小企業(yè)HR管理系統的設計與實(shí)現論文提綱03-27
電信網(wǎng)管系統自動(dòng)巡檢模塊的設計與實(shí)現論文提綱03-27
制藥實(shí)驗室信息管理系統設計與實(shí)現論文01-19
教學(xué)設備中央控制及管理系統的設計與實(shí)現03-29
計算機基礎課程遠程教學(xué)系統的設計與實(shí)現論文03-14
- 相關(guān)推薦