- 相關(guān)推薦
基于MC33591/MC33592的315MHz/434MHz OOK/FSK接收電路設計
摘要:給出了一種基于MC33591/MC33592設計的315MHz/434MHz OOK/FSK接收電路,該電路的數據速率為1~11kbaud,OOK/FSK靈敏度為-105dBm,最快喚醒時(shí)間為1ms,電源電壓為:VGND-0.3~5.5V,在運行和配置模式時(shí)的電源電流為7.4mA,待機模式時(shí)的電流消耗為250μA,此外,該接收電路還具有三線(xiàn)SPI接口,可以直接與微控制器進(jìn)行接口。MC33591/MC33592是一個(gè)單片集成接收器,該芯片內含660kHz的中頻帶通濾波器、完整的VCO、可消除鏡像的混頻器、曼徹斯特編碼時(shí)鐘再生電路以及完整的SPI接口?捎糜谠O計315MHz/434MHz OOK/FSK接收電路。
1。停茫常常担梗保 MC33592的引腳功能
MC33591采用LQFP24封裝形式,其引腳排列如圖1所示,各引腳功能如表1所列。
表1 MC33591/MC33592引腳功能描述
描 述
1,2VCC5V電源3VCCLNA5V LNA電源4RFINRF輸入5GNDLNALNA接地端6GNDSUB輔助接地端7PFD連接到VCO控制電壓8GNDVCOVCO接地端9GND芯片接地10XTAL1基準晶振11XTAL2基準晶振12CAGCOKK IF AGC(自動(dòng)增益控制)電容接入端,FSK基準13DMDAT數據解頻(OKK和FSK解調)14RESETB狀態(tài)機復位15,16MISO,MOSISPI輸入/輸出接口17SCLKSPI接口時(shí)鐘18VCCDIG5V數學(xué)電源19GNDDIG數字接地20RCBGAP參考電壓輸出21STROBE選通振蕩器控制輸入或待機/工作控制信號外部輸入22CAFC自動(dòng)頻率控制電容接入端23MIXOUT混頻輸出24CMIXAGC混頻AGC(自動(dòng)增益控制)電容端2 內部結構與工作原理
MC33591/ MC33592的射頻部分由能消除鏡像干擾的混頻器、660kHz的中頻帶通濾波器、自動(dòng)增益控制級和OOK/FSK解調器組成?刂撇糠謩t包含有數據管理器、配置寄存器、串行接口、狀態(tài)控制器等。其SPI接口可對調制方式進(jìn)行編程選擇。電路的數據可以從比較器輸出,或者在數據管理器使能時(shí)從SPI端口輸出。
2.1 本機振蕩器
由于PLL環(huán)路濾波器已被集成在IC中,因此實(shí)際應用中的元器件數值可以根據本振參數在PFD引腳通過(guò)一個(gè)外部濾波器作略微的改進(jìn)。使用者可以通過(guò)附加外部濾波器來(lái)選擇最佳工作狀況。鎖相環(huán)電路增益可以由PG位編程設置,該位置為1時(shí),環(huán)路為低增益狀態(tài)。
2.2 通信協(xié)議
用MC33591/MC33592進(jìn)行通信時(shí),數據通過(guò)曼徹斯特編碼后的占空系數:在OOK模式為48%~52%,而在 FSK模式時(shí)為45%~55%。此外,該通信協(xié)議編碼還包括前同步(Preamble)、ID(識別)、報頭(Header)字和數據等。其中ID(識別)字的內容是按曼徹斯特編碼,并被預先裝入電路中的配置寄存器2。識別字傳輸速率與數值傳輸速率一致。
為了與識別或報頭字編碼不同,前同步字的內容必須仔細定義。
報頭字應當是4位曼徹斯特編碼“0110”或者是它的補碼。
一般數據(Data)應緊跟報頭而沒(méi)有任何延遲。數據由一個(gè)信息結束命令?End-of-Message EOM?結束,EOM由2個(gè)NRZ連續的1或0組成。當采用FSK調制時(shí),數據由一個(gè)EOM結束,而不能簡(jiǎn)單地被射頻信號終止。
圖2給出了一個(gè)帶有前同步字、識別字、報頭字并跟隨2數據位及結束字的完整信號,前同步通常放在識別和報頭兩個(gè)字的前面。
圖3是一個(gè)使用ID檢測的完整信號示意圖。當接收機進(jìn)入等待模式時(shí),通常需要的設置時(shí)間一般為1ms。
2.3 數據管理器
數據管理器功能模塊有五個(gè)用途,分別為ID(識別)字檢測、 報頭識別、時(shí)鐘再生、SPI通道上的數據輸出和時(shí)鐘再生、信息結束檢測。
2.4 串行接口
接收機(ROMEO2)和微控制器一般通過(guò)串行外部接口SPI(Serial Peripheral Interface)進(jìn)行通信。如果不用SPI 接口,復位端POR ?Power On Reset?將設置接收機為默認結構來(lái)完成正確的操作。SPI接口通過(guò)以下三個(gè)輸入/輸出端來(lái)實(shí)現操作:
(1)串行時(shí)鐘SCLK;
(2)主控輸出受控輸入MOSI;
(3)主控輸入受控輸出MISO。
主設時(shí)鐘通過(guò)MOSI和MISO對數據輸入/輸出進(jìn)行同步,主設備和從設備可在8個(gè)時(shí)鐘周期內交換一個(gè)字節信息。操作時(shí)由主設備產(chǎn)生SCLK時(shí)鐘并輸入到從設
【基于MC33591/MC33592的315MHz/434MHz OOK/】相關(guān)文章:
基于A(yíng)jax技術(shù)的網(wǎng)站設計03-08
基于Web服務(wù)的集成研究03-08
基于EDA技術(shù)的FPGA設計03-18
基于VMWare的網(wǎng)絡(luò )實(shí)驗應用03-09
基于VxWorks的bootrom代碼改進(jìn)03-18
基于AHP的企業(yè)外包研究03-22
基于SNMP的拓撲發(fā)現的研究03-03
基于內容的圖像檢索研究11-20