基于FPGA的數字鎖相環(huán)設計實(shí)現

全部作者： 王永賀 趙黎曄 第1作者單位： 北京郵電大學(xué) 論文摘要： 本文在分析鎖相環(huán)關(guān)鍵技術(shù)的基礎上，提出了1種基于FPGA的數字鎖相環(huán)實(shí)現結構，并針對FPGA的特點(diǎn)給出了關(guān)鍵部分的實(shí)現方案，應用該設計方案在FPGA上實(shí)現了調頻信號的全數字解調。 關(guān)鍵詞： 數字鎖相環(huán)，FPGA，鑒頻器，數控振蕩器，數字解調 (瀏覽全文) 發(fā)表日期： 2008年01月22日 同行評議：

DDS部分表述不清。

綜合評價(jià)： 修改稿： 注：同行評議是由特聘的同行專(zhuān)家給出的評審意見(jiàn)，綜合評價(jià)是綜合專(zhuān)家對論文各要素的評議得出的數值，以1至5顆星顯示。

【基于FPGA的數字鎖相環(huán)設計實(shí)現】相關(guān)文章：

基于FPGA的TS over lP的設計與實(shí)現07-01

基于FPGA的IPV6數字包配置實(shí)現09-22

基于FPGA的直接數字頻率合成器的設計和實(shí)現06-27

基于FPGA的指紋特征點(diǎn)集匹配的設計與實(shí)現09-17

基于FPGA的HDLC通信模塊的實(shí)現05-14

基于數字移相的高精度脈寬測量系統及其FPGA實(shí)現09-03

基于EDA技術(shù)的FPGA設計09-03

基于FPGA實(shí)現FIR濾波器的研究05-23

利用Verilog HDL實(shí)現基于FPGA的分頻方法09-02

數字頻率合成器的FPGA實(shí)現08-23