談ＱｕａｒｔｕｓＩ在教學(xué)中的應用

摘要： 本文以正弦信號發(fā)生器為例，介紹QuartusII的應用，重點(diǎn)解釋LPM_ROM和Signal Tap II的使用。

關(guān)鍵詞: QuartusII LPM_ROM SignalTapII 正弦信號發(fā)生器

　　QuartusII是Altera提供的FPGA/CPLD開(kāi)發(fā)集成環(huán)境，用QuartusII設計正弦信號發(fā)生器，關(guān)鍵涉及到QuartusII的重要功能：LPM_ROM和Signal Tap II的使用；步驟繁雜，學(xué)生難以掌握；本文以正弦信號發(fā)生器為例，詳細介紹QuartusII的設計步驟，重點(diǎn)解釋LPM_ROM和Signal Tap II的使用，以幫助讀者深化對QuartusII的學(xué)習。
　　
　　一、正弦信號發(fā)生器的工作原理
　　
　　正弦信號發(fā)生器的結構由3部分組成：數據計數器或地址發(fā)生器、數據ROM和D/A；頂層文件SINGT.VHD在FPGA中實(shí)現ROM的地址信號發(fā)生器和正弦數據ROM，ROM由LPM_ROM模塊構成能達到最優(yōu)設計； Signal Tap II隨設計文件一并下載到目標芯片中，用以觀(guān)察目標芯片內部系統信號節點(diǎn)處的信息，而不影響系統的正常工作。
　　
　　二、操作步驟
　　
　　(一)正弦信號數據ROM定制
　　完成波形數據ROM的定制和ROM中波形數據文件，即ROM的初始化文件的設計。
　　1.設計ROM初始化數據文件
　　初始化數據文件格式有2種：Memory Initialization File (.mif)格式文件，或Hexadecimal (Intel-Format) File (.hex)格式文件。兩個(gè)格式文件的建立方法相似：在New窗中選擇“Other files”項，后，選擇“Memory Initialization File”項或“Hexadecimal (Intel-Format) File”項，填入數據后，以.Mif/.hex格式文件存盤(pán)。
　　2.定制ROM元件(data_rom.vhd)
　　利用MegaWizard Plug-In Manager定制正弦信號數據ROM宏功能塊，并將以上的波形數據加載于此ROM中。
　　設計步驟如下：
　　(1)設置MegaWizard Plug-In Manager初始對話(huà)框。在Tools菜單中選擇“MegaWizard Plug-In Manager”，以及“Storage”項下的LPM_ROM，再選“Cyclone”器件和VHDL語(yǔ)言方式，最后設置ROM文件存放的路徑和文件名： G：work/cy/csingt/data_rom.vhd
　　(2)選擇ROM控制線(xiàn)和地址、數據線(xiàn)。地址與數據的位寬指定為6和8，選擇地址鎖存控制信號inclock，并選擇數據文件data.hex，完成ROM定制，即完成ROM文件data_rom.vhd的生成。
　　
　　(二)創(chuàng )建工程和編輯頂層設計文件
　　首先建立工作庫(Work Library)，即安排一個(gè)與此工程相關(guān)的所有文件的文件夾。
　　建立文件夾后將設計文件通過(guò)QuartusII的文本編輯器編輯并存盤(pán)，詳細步驟如下：
　　(1)新建一個(gè)文件夾：如：G：/work/cy/singt 。注意，文件夾名不能用中文。
　　 (2)輸入源程序：(略)
　　注意頂層文件singt.vhd中的元件聲明語(yǔ)句中的端口必須與data_rom.vhd的端口一致。
　　(3)文件存盤(pán)：
　　注意存盤(pán)文件名應該與實(shí)體名一致，即singt.vhd。然后進(jìn)入創(chuàng )建工程流程：1)選擇文件夾G：/work/cy/singt；2)令singt.vhd為工程；3)加入工程的文件：singt.vhd、data_rom.vhd；4)目標芯片：“Cyclone”系列；5) 具體芯片：EPIC3T144C8；6)仿真器和綜合器是QuartusII中自帶的；
　　學(xué)生對此比較熟悉，不再詳述。
　　(4)全程編譯：(略)
　　(5)閱讀編譯報告：
　　邏輯單元163個(gè)；內部RAM資源為512個(gè)位單元，恰好等于64個(gè)8位波形數據的大小。
　(三)IN-System Memory Content Editor應用
　　對于Cyclone/II等系列的FPGA，只要對使用的LPM_ROM或LPM_RAM模塊適當設置，就能利用QuartusII的EAB/M4K在系統(In-System)讀寫(xiě)編輯器直接通過(guò)JTAG口讀取或改寫(xiě)FPGA內處于工作狀態(tài)的存儲器中的數據，讀取過(guò)程不影響FPGA的正常工作。
　　用法如下：
　　(1)打開(kāi)在系統存儲單元編輯窗口：(略)
　　(2)讀取ROM中的波形數據：
　　選擇數據文件名rom4，然后“Read Data from In-System Memory”，這些數據是在系統正常工作的情況下通過(guò)FPGA的JTAG口從其內部EABROM中讀取的波形數據，它們應該與加載進(jìn)去的文件data.hex中的數據完全相同。
　　(3)寫(xiě)數據；(略，與讀取數據類(lèi)似)
　　(4)輸入輸出數據文件；(略)
　　
　　(四)引腳鎖定、下載和硬件測試
　　選擇GW48-SOPC系統的電路模式No.5，用短路帽接插clock0為65536Hz或750KHz處。SOPC/DSP適配板的引腳情況，通過(guò)查附錄的附圖7和芯片引腳對照表來(lái)確定。注意：引腳鎖定后，必須再編譯一次(Processing Start Compilation)，這樣才能將引腳鎖定信息編譯進(jìn)下載文件中。
　　
　　(五)使用嵌入式邏輯分析儀進(jìn)行實(shí)時(shí)測試
　　(1)打開(kāi)“SignalTapII File”；
　　(2)調入待測信號：將“Instance”欄內的“auto_signaltap_0”改名為“behav1”；調入待測信號名，選擇2組總線(xiàn)信號：計數器內部鎖存器總線(xiàn)Q1、波形數據輸出端口信號總線(xiàn)DOUT；
　　(3)SignalTapII參數設置。選中工程的主頻時(shí)鐘信號：CLK；(behav1)組信號的數據采樣深度為1K位。然后是對待觀(guān)察信號的要求，設置起始觸發(fā)的位置；最后是觸發(fā)信號和觸發(fā)方式：選擇singt工程的Q1[5]作為觸發(fā)信號；選擇上升沿觸發(fā)方式：“Rising Edge”。即當Q1[5]為上升沿時(shí)，SignalTapII在CLK的驅動(dòng)下對SING信號組的信號進(jìn)行連續或單次采樣(根據設置決定)。
　　然后是將SignalTapII文件存盤(pán)，后綴是默認的“stp”。
　　(4)編譯下載。選擇Processing菜單的“Start Compilation”項，啟動(dòng)全程編譯。全程編譯的作用是將此SignalTapII文件(核)與工程(singt)捆綁在一起綜合/適

【談ＱｕａｒｔｕｓＩ在教學(xué)中的應用】相關(guān)文章：

談PowerPoint在英語(yǔ)教學(xué)中的應用03-21

談?dòng)螒蚪虒W(xué)在兒童英語(yǔ)教學(xué)中的應用03-18

談交際教學(xué)法在英語(yǔ)教學(xué)中的應用03-18

談原型理論在英語(yǔ)學(xué)習和教學(xué)中的應用03-18

談非言語(yǔ)交際在英語(yǔ)教學(xué)中的應用03-18

談交際法在大學(xué)英語(yǔ)教學(xué)中的應用03-19

談多媒體在計算機教學(xué)中的應用03-20

談建構主義在醫學(xué)實(shí)習教學(xué)中的應用03-18

談門(mén)禁系統在地鐵中的應用03-20