- 相關(guān)推薦
TMS320C2XX開(kāi)發(fā)設計中應注意的問(wèn)題
摘要：以TMS320F206為例，闡述了TMS320C2XX系列DSP芯片硬軟件設計中應注意的問(wèn)題。著(zhù)重探討了硬件設計、流水線(xiàn)沖突、中斷資源、閃速存儲器的使用等幾個(gè)重點(diǎn)問(wèn)題。高速數字信號處理器是當前信息產(chǎn)業(yè)的熱點(diǎn)技術(shù)之一，采用最先進(jìn)的DSP無(wú)疑會(huì )使所開(kāi)發(fā)的產(chǎn)品具有更強的市場(chǎng)競爭力。與普通的MCU相比，DSP芯片放棄了馮·諾依曼結構，采用程序存儲器總線(xiàn)和數據存儲器總線(xiàn)分開(kāi)的改進(jìn)的哈佛結構，獨立的程序和數據存儲器空間允許同時(shí)存取程序指定和數據，因而大大提高了處理速度。在改進(jìn)的哈佛結構的基礎上，DSP芯片廣泛采用流水線(xiàn)操作減少指令執行時(shí)間，從而進(jìn)一步增強了處理器的數據處理能力，非常適合于實(shí)時(shí)數字信號處理，但同時(shí)也給設計者帶來(lái)了高頻干擾和流水線(xiàn)沖突等諸多問(wèn)題。
TMS320C2XX系列DSP芯片結構資源相似，開(kāi)發(fā)工具相同，因而其開(kāi)發(fā)設計具有很高的可比性。TMS320F206（以下簡(jiǎn)稱(chēng)F206）是TI公司TMS320C2XX系列的一款高性?xún)r(jià)比定點(diǎn)DSP，目前已廣泛應用于圖形圖像處理、語(yǔ)音處理、通信及儀器儀表等領(lǐng)域。由于DSP的開(kāi)發(fā)、應用方式與普通的MCU差異很大，因此探討其開(kāi)發(fā)設計很有必要。筆者在設計以DSP為核心的產(chǎn)品開(kāi)發(fā)F206時(shí)的幾點(diǎn)心得，希望對正在和即將進(jìn)行TMS320C2XX列系DSP開(kāi)發(fā)的同仁們有所幫助。
1 TMS320F206簡(jiǎn)介
F206是100引腳的TQFP（正方扁平）封裝，它主要具有如下特點(diǎn)：
（1）處理能力強。若時(shí)鐘采用20MHz晶振，則指令周期50ns，運算能力高達20MIPS。DSP芯片采用靜態(tài)CMOS集成工藝制作，采用四級流水線(xiàn)操作，其先進(jìn)的哈佛結構允許對數據與指令的操作同時(shí)進(jìn)行，因而大大提高了數據的吞吐率和指令的執行速度，特殊的DSP指令系統提供了功能強大的數字信號處理操作。
（2）片內具有32K×16位的閃速存儲器和4.5K×16位的RAM。利用閃速存儲器存儲程序，不令降低了成本、減小了體積，同時(shí)系統軟件升級也非常方便；大容量的片內RAM可滿(mǎn)足大多數設計要求，無(wú)需擴展片外存儲器，既降低了成本又使硬件設計十分簡(jiǎn)潔。
（3）地址映射分為4個(gè)可獨立尋址的空間：
·64K字程序存儲器，包含程序執行所用的指令和數據。
·64K字本地數據存儲器，保存指令所用的數據。
·32K字全局數據存儲器，保存與其它處理器共用的數據，或者用作額外數據空間。本地數據存儲器的上端32K字（8000h-FFFFH）地址空間可用作全局數據存儲器。
·64K字的輸入/輸出（I/O）空間，與外部外圍接口，并且包含片內外圍寄存器。
（4）資源豐富。F206具有1個(gè)同步串行口SSP、1個(gè)異步串行口A(yíng)SP、1個(gè)軟件可編程定時(shí)器（TIMER）以及大量中斷資源和獨特的JTAG接口等。由于與目標系統之間采用了JTAG邏輯掃描電路接口（基于IEEE1149.1標準），在仿真時(shí)不占用硬件資源，且可隨時(shí)終止仿真察看CPU內部及外設的工作情況，使得程序的調試和查錯十分方便。通過(guò)JTAG端口可向片內Flash串行下載程序，無(wú)需專(zhuān)門(mén)的編程器（XDS510仿真器即具有編程功能），進(jìn)一步減少了開(kāi)發(fā)成本，便于開(kāi)發(fā)設計和產(chǎn)品的軟件升級。
2 硬件設計與調試
2.1 硬件設計時(shí)應注意的問(wèn)題
F206硬件設計時(shí)，應重點(diǎn)注意以下幾點(diǎn)：
（1）時(shí)鐘電路。DSP時(shí)鐘可由外部提供，也可由板上的振蕩器提供。但一般DSP系統中經(jīng)常使用外部時(shí)鐘輸入，因為使用外部時(shí)鐘時(shí)，時(shí)鐘的精度高、穩定性好、使用方便。由于DSP工作是由時(shí)鐘為基準，如果時(shí)鐘質(zhì)量不高，那么系統的可靠性、穩定性就很難保證。因此，若采用外部時(shí)鐘，選擇晶振時(shí)應對其穩定性、毛刺做全面的檢驗，以便DSP系統可靠地工作。
（2）復位電路。應同時(shí)設計上電復位電路和人工復位電路，在系統運行中出現故障時(shí)可方便地人工復位。對于復位電路，一方面應確保復位低電平時(shí)間足夠長(cháng)，保證DSP可靠復位；另一方面應保證穩定性良好，防止DSP誤復位。
（3）在DSP電路中，對所有的輸入信號必須有明確的處理，不能懸浮或置之不理。尤其要注意的是：若設計中沒(méi)有到不可屏蔽硬件中斷NMI，則硬件設計時(shí)應確保將其相應引腳拉高，否則程序運行時(shí)會(huì )出現不可預料的結果。若設計中用到NMI，也應在程序正常執行階段置其相應引腳為高電平。
（4）模擬電路與數字電路應分開(kāi)布置，獨立布線(xiàn)后應單點(diǎn)連接電源和地，避免相互干擾。
（5）DSP、片外程序存儲器和數據存儲器接入電源前，應加濾波電容并使其盡量靠近芯片電源引腳，以濾除電源噪聲。另外，在DSP與片外程序存儲器和數字存儲器等關(guān)鍵部分周?chē)ㄗh布上地網(wǎng)，以減少外界干擾。
（6）片外程序存儲器和數據存儲器應盡量靠近DSP芯片放置，同時(shí)要合理布局，使數據線(xiàn)和地址線(xiàn)長(cháng)短基本保持一致。對于DSP系統而言，應選擇存取速率與DSP相仿的外部存儲器，不然DSP的高速處理能力將不能充分發(fā)揮。DSP指令周期為ns級，因而DSP硬件系統中最易出現的問(wèn)題是高頻干擾，因此在制作DSP硬件系統的印制電路板（PCB）時(shí)，應特別注意對地址線(xiàn)和數據線(xiàn)等重要信號線(xiàn)的布線(xiàn)要做到正確合理。布線(xiàn)時(shí)盡量使高頻線(xiàn)短而粗，且遠離易受干擾的信號線(xiàn)，如模擬信號線(xiàn)等。
當DSP周?chē)娐份^復雜時(shí)，建議將DSP及其時(shí)鐘電路、復位電路、片外程序存儲器、數據存儲器制作成最小系統，以減少干擾、筆者曾在這個(gè)問(wèn)題上花費大量時(shí)間和精力，由于干擾嚴重，DSP根本無(wú)法正常工作。后將DSP及其時(shí)鐘電路、復位電路、片外程序存儲器和數據存儲器制成最小系統，主要信號線(xiàn)通過(guò)金手指與其它相應電路相連，結果DSP系統運行正常。
2.2 硬件調試時(shí)應注意的問(wèn)題
在硬件調試前，應先對電路板進(jìn)行細致的檢查，觀(guān)察有無(wú)短路或斷路情況（由于DSP的PCB板布線(xiàn)一般較密、較細，這種情況發(fā)生概率還是比較高的）。加電后，應用手感覺(jué)是否有些芯片特別熱。如果發(fā)現有些芯片燙得厲害，需立即掉電重新檢查電路。排除故障后，接著(zhù)就應檢查晶體是否振蕩，復位是否正確可靠。然后用示波器檢查DSP的CLK-OUT1和CLK-OUT2引腳的信號是否正常，若正常則表明DSP本身工作基本正常。
2.2.1 保證電源的穩定可靠
在DSP硬件系統調試前，應確保給實(shí)驗板供電的電源有良好的恒壓恒流特性。尤其要注意的是，DSP的入口電壓應保持在5.0±0.05V。電壓過(guò)低，則通過(guò)JTAG接口向Flash寫(xiě)入程序時(shí)，會(huì )出現錯誤提示；電壓過(guò)高，則會(huì )損壞DSP芯片。由于電源電壓過(guò)高，筆者曾有過(guò)一個(gè)上午燒壞3塊DSP的慘痛
【TMS320C2XX開(kāi)發(fā)設計中應注意的問(wèn)題】相關(guān)文章：
住宅設計中應注意的衛生防疫問(wèn)題03-18
全面預算管理中應注意的問(wèn)題03-18
口碑營(yíng)銷(xiāo)中應注意的幾點(diǎn)問(wèn)題03-21
變頻器使用中應注意的問(wèn)題03-26
本科生畢業(yè)設計中應注意的幾個(gè)問(wèn)題12-09
探析聲樂(lè )訓練中應注意的若干問(wèn)題03-20
企業(yè)稅務(wù)籌劃中應注意的若干問(wèn)題03-20
公司合并應注意的問(wèn)題03-18