為微處理器核心供電

隨著(zhù)處理器核心電壓與ASIC 核心電壓輪番持續下降，只有徹底理解了需求和可選方案，才能選出能提供這些所需低電壓的最佳設計。一般來(lái)說(shuō)，在可能的情況下，我們大多數人都更愿意用線(xiàn)性穩壓器，而不是開(kāi)關(guān)穩壓器。因為線(xiàn)性穩壓器，或 LDO（low dropout，低壓降）穩壓器，一般實(shí)現起來(lái)比較簡(jiǎn)單，成本低，體積小。但是，線(xiàn)性穩壓器從 VIN 到 VOUT 電壓降產(chǎn)生的功率損失會(huì )降低電源效率，并且發(fā)熱高，所以，線(xiàn)性穩壓器經(jīng)常被排除在可選范圍之外。而且，當 VOUT伴隨著(zhù)微處理器核心電壓進(jìn)一步下降，線(xiàn)性穩壓器可能會(huì )更難于符合要求。然而，立即拋棄 LDO 穩壓器也不明智的，畢竟它還有許多優(yōu)點(diǎn)。
　　在對線(xiàn)性穩壓器作了評估后，我們還需要遍歷所有的開(kāi)關(guān)穩壓器可選方案。是應該采用同步方式還是異步方式；用電流模式還是電壓模式；脈沖寬度、脈沖頻率還是磁滯開(kāi)關(guān)？還需要其它特性嗎？如果可選的線(xiàn)性穩壓器和開(kāi)關(guān)穩壓器實(shí)在太多，要找到一個(gè)最適合自己產(chǎn)品的方案，就應該把應用需求列出一個(gè)詳細清單，然后同各種可供選擇的方案進(jìn)行比較。應該記�。哼x擇正確設計的過(guò)程包括三個(gè)步驟，第一步就是建立有關(guān)需求、約束以及所期望特性的完整清單，從而全面理解自己的需要并使其文檔化。
　　這個(gè)清單開(kāi)始于一些基本要素：如輸入電壓、輸出電壓以及負載電流。然后盡可能多地添加其它信息。清單中包含的需求、約束和期望特性越多，就更容易縮小可選方案的范圍。這一清單可以提示出什么是重要的，并幫助理解及證明自己的最終決定。清單的其它項可能包括：成本、尺寸、電壓降（壓差VIN-VOUT 的最低值）、最小/最大輸入電壓、最小/最大可接受負載電壓、容錯/精度、負載瞬態(tài)電流、線(xiàn)路調整率、靜態(tài)電流、電池類(lèi)型及壽命、開(kāi)/關(guān)腳、封裝/布局/定位的限制、順序、軟起動(dòng)、環(huán)境溫度、期望和禁止的開(kāi)關(guān)頻率、對部件來(lái)源/類(lèi)型的限制等等。除此以外，是否還有其它因素會(huì )影響到最終決策呢？
　　經(jīng)過(guò)對需求與約束的充分考察并使之文檔化后，第二個(gè)步驟是研究選擇線(xiàn)性穩壓器的可行性。這一步很有必要，這樣可以在研究線(xiàn)性穩壓器優(yōu)劣的同時(shí)，快速地縮小可選范圍。最重要的一些計算都很簡(jiǎn)單，通過(guò)這些計算可以確定功率損耗、效率以及需要的散熱方式：首先，用 IOUT 與 壓差VIN-VOUT的乘積計算出功率損耗，然后與 IC 內部電路的功耗相加：PLOSS=[(VIN-VOUT)×IOUT] PIC，其中，PIC=VIN×IGND（IGND 亦為 ISUPPLY 或 IQ）。
　　確認采用了最大的 VIN 和最小的 VOUT 來(lái)計算最差情況的數值。電源通常指定了最大 VIN，而最小 VOUT 的準確值可以通過(guò)數據表得到。接下來(lái)計算給負載提供的功率，方法是用輸出電壓乘以負載電流：POUT=VOUT×IOUT。最后，計算效率：用加到負載上的輸出功率除以系統總功率：效率 = POUT/(POUT PLOSS)。于是就得到了一些關(guān)鍵數據，可以用來(lái)篩選線(xiàn)性穩壓器。

圖1，線(xiàn)性穩壓器壓差VIN-VOUT(VDIFF)范圍內，功率損失與IOUT關(guān)系。
　　功率損耗有兩個(gè)后果：發(fā)熱和低效率。使用線(xiàn)性穩壓器的關(guān)鍵在于是否可以發(fā)散和耐受產(chǎn)生的熱量，以及避免由此所致電池壽命的縮減。另一個(gè)關(guān)鍵問(wèn)題是，是否能通過(guò)提高 LDO 穩壓器的性能來(lái)維持它的候選資格。圖1 顯示了在某個(gè)VIN-VOUT 差(VDIFF)范圍內，功率損耗與IOUT的關(guān)系。圖 2 顯示了幾種常見(jiàn)封裝的功率耗散能力。如圖 2 所示，業(yè)界標準封裝技術(shù)可以在不加散熱片情況下提供超過(guò) 2W 的功耗�？蓪⒋藬抵蹬c上面計算的 PLOSS 相比較。圖 3 按圖 2 所示順序和相對大小列出了各種封裝形式。

圖2，在無(wú)散熱片情況下，工業(yè)標準封裝技術(shù)可以提供高于 2.0W 的功率耗散。

圖3，按圖2 順序列出的封裝以及相對尺寸。
　　已知負載電流和壓差VIN-VOUT確定功率損耗，那么如何提高 LDO 穩壓器的性能，使之適應標準封裝的限制？盡管負載決定了輸出電流和電壓，但仍可以減小輸入電壓和 VDIFF。如果能降低這個(gè)電壓差，就可以減小功耗和封裝的約束，也就可以有更多可供選擇的 LDO 穩壓器方案。

圖4，FET 正在代替雙極晶極管用于傳輸晶體管，因為

【為微處理器核心供電】相關(guān)文章：

為客戶(hù)創(chuàng )造感動(dòng)-情感營(yíng)銷(xiāo)的核心和真諦03-21

基于微處理器的FPGA配置方案03-07

Motorola微處理器的bootloader分析與應用03-19

以中層管理者為核心的公司創(chuàng )業(yè)模式研究03-19

如何在現代市場(chǎng)營(yíng)銷(xiāo)中做到以客戶(hù)為核心11-28

基于MIPS架構的RISC微處理器RM7000A03-18

帶微處理器的智能混濁度傳感器03-18

探討以火災報警系統可靠性為核心的設備管理體系03-15

淺論海爾的核心能力03-02