- 相關(guān)推薦
針對計算機工程專(zhuān)業(yè)方向系統設計的研究分析論文
1.研究思路與目標
集成電路技術(shù)的發(fā)展,使集成電路和處理器的關(guān)系密不可分。隨著(zhù)多核技術(shù)的出現,處理器已經(jīng)變成構成系統級芯片(SoC)的基本單元,因此,從集成電路的功能級設計層面講,計算機系統設計實(shí)現采用的方法就是大規模集成電路(VLSI)系統的設計方法。從卓越人才培養的角度,VLSI系統設計是微處理器的邏輯實(shí)現手段,而數字邏輯是計算機組成的物理實(shí)現基礎。學(xué)生的數字邏輯系統設計能力和VLSI系統設計能力直接決定了其計算機系統設計能力。因此提升學(xué)生計算機系統設計能力的關(guān)鍵是提升學(xué)生的數字邏輯系統設計能力和VLSI系統設計能力。為了切實(shí)提高計算機工程專(zhuān)業(yè)方向本科學(xué)生的計算機系統設計能力,教學(xué)改革研究工作的目標確定為:以數字邏輯設計方法為設計基礎、以硬件描述語(yǔ)言為設計工具、以硬件仿真系統為設計環(huán)境、以FPGA為系統實(shí)現手段、以計算機系統設計實(shí)現為目標和主線(xiàn),將計算機系統設計實(shí)踐完整地貫穿于專(zhuān)業(yè)核心課程之中;教學(xué)改革研究思路確定為:系統視角、整體優(yōu)先、設計牽引、講做結合、注重能力。該研究思路不同于一般的課程群,不是簡(jiǎn)單的知識點(diǎn)的審視,是“自頂向下”的觀(guān)點(diǎn)和“自底向上”的實(shí)現的一種結合方法,最終目標是提升計算機工程專(zhuān)業(yè)方向本科學(xué)生的計算機系統設計能力。
2.研究?jì)热?/strong>
計算機工程專(zhuān)業(yè)方向的主干課程包括數字邏輯、計算機組成原理、匯編語(yǔ)言、計算機系統結構、嵌入式系統、計算機設計與調試、計算機系統設計、VLSI系統設計等。課程各有目標,課程之間有宏觀(guān)上的先后順序,有微觀(guān)上的相互穿插,有內容上的重疊。經(jīng)過(guò)近幾年的教學(xué)研究和改革,各門(mén)課程都發(fā)生了非常大的變化[1]:VLSI課程中會(huì )涉及算術(shù)邏輯單元的設計甚至處理器設計方面的內容;匯編語(yǔ)言的作用已經(jīng)從編程工具轉變?yōu)槊枋龊屠斫庥嬎銠C系統工作原理的有效工具;HDL語(yǔ)言和仿真工具不再專(zhuān)屬于數字邏輯電路設計領(lǐng)域,已經(jīng)成為計算機系統設計的通用語(yǔ)言和工具。但是,由于總目標不明確,導致課程分頭講,實(shí)驗分頭做,總體學(xué)時(shí)不少,最終效果欠佳。筆者的主要研究?jì)热菀杂嬎銠C系統設計為目標,從能力培養的視角看待和理解數字邏輯、計算機組成原理、匯編語(yǔ)言、計算機系統結構、嵌入式系統、計算機設計與調試、VLSI、計算機系統設計等課程,借鑒CDIO的思想,將系統設計思想和設計實(shí)踐貫穿整個(gè)計算機工程專(zhuān)業(yè)方向人才培養過(guò)程。
2.1重新審視和修訂教學(xué)計劃
在研究過(guò)程中,我們首先整理涉及的各門(mén)課程的全部知識點(diǎn),對相互影響的重要知識點(diǎn)整體排序,整合相近和相似的知識點(diǎn),歸并出一些重要的專(zhuān)題,提出有利于培養計算機系統設計能力的完整實(shí)踐教學(xué)體系,全線(xiàn)引入HDL語(yǔ)言,全線(xiàn)引入基于FPGA開(kāi)發(fā)板的設計實(shí)驗,緊密配合理論課、設計方法課、實(shí)踐課,形成“學(xué)習—構思—設計—實(shí)現”的完整過(guò)程。
2.2數字邏輯電路設計課程內容的改革
數字邏輯電路設計課程改革的研究重點(diǎn)是設法強化和提升學(xué)生使用硬件描述語(yǔ)言說(shuō)明硬件系統的能力,將硬件設計語(yǔ)言的介紹提前到課程的開(kāi)始部分,使學(xué)生在學(xué)習數字邏輯電路設計過(guò)程中就開(kāi)始使用硬件設計語(yǔ)言,相當于使學(xué)生掌握了一個(gè)設計工具,為計算機組成原理課程和計算機系統結構課程提供支持,另外,從教學(xué)上形成學(xué)習數字邏輯電路設計就是學(xué)習集成電路設計的理念。數字邏輯電路設計課程的實(shí)驗既有使用邏輯電路器件搭建實(shí)驗電路的傳統型實(shí)驗,又有使用FPGA開(kāi)發(fā)板的設計實(shí)驗。
2.3計算機組成原理課程的教學(xué)改革
計算機組成原理課程借鑒“深入理解計算機系統”教材中的思想,調整了部分課程內容和授課重點(diǎn),比如,在數據表示部分增加了C語(yǔ)言的整數表示以及比較運算的示例,在存儲器部分增加了程序訪(fǎng)問(wèn)局部性原理的C語(yǔ)言示例,在指令系統部分增加了尋址方式的C語(yǔ)言示例等。增加C語(yǔ)言的示例是進(jìn)行教學(xué)視角調整的一種嘗試,由于學(xué)生已經(jīng)學(xué)習過(guò)C語(yǔ)言,已經(jīng)初步掌握了編程方法,但是并不清楚程序在計算機內部,特別是在計算機系統底層硬件中是如何表示、如何執行的。通過(guò)在計算機組成原理課程中增加一些C語(yǔ)言的示例,讓學(xué)生真正理解程序的執行過(guò)程。
2.4計算機系統結構課程內容的調整
計算機系統結構課程在課程內容方面進(jìn)行了一些調整,主要為了更好地與計算機組成原理和計算機設計與調試等課程銜接。增加多核處理器和多線(xiàn)程調度等方面的內容;對教材中給出的一些具體處理器實(shí)例給予更多關(guān)注,比如Pentium、PowerPC和MIPS處理器實(shí)例等;重視向量運算和向量處理器部分的內容。
2.5計算機設計與調試課程實(shí)踐教學(xué)改革
計算機設計與調試課程把以往讓學(xué)生設計實(shí)現一個(gè)有十幾條基本指令的微程序控制器改變?yōu)樵O計實(shí)現向量協(xié)處理器;以PowerPCRISC處理器的指令系統為參考,把設計PowerPC擴展指令協(xié)處理器AltiVec模塊中的VSFX指令部分作為教學(xué)內容。整個(gè)設計任務(wù)分為8個(gè)相互聯(lián)系、難度逐步增加的子任務(wù),通過(guò)教師引導、分組討論、學(xué)生實(shí)踐、實(shí)現設計、完成測試等一系列教學(xué)環(huán)節,讓學(xué)生完成協(xié)處理器中的部分設計工作并熟悉完整的協(xié)處理器的設計與調試方法。
2.6嵌入式系統設計課程實(shí)踐教學(xué)改革
嵌入式系統設計課程開(kāi)發(fā)出嵌入式系統計算機結構及相關(guān)軟件的綜合實(shí)驗,使硬件與軟件相結合,強化對學(xué)生計算機綜合開(kāi)發(fā)應用能力的培養,提高學(xué)生的實(shí)踐能力。綜合實(shí)驗要求學(xué)生完成一個(gè)嵌入式系統開(kāi)發(fā)實(shí)現的全過(guò)程,包括完成硬件、軟件的功能分配,進(jìn)行主控數字系統硬件的設計和制作,設計驅動(dòng)和功能軟件,硬件、軟件的分別測試與綜合測試等。
2.7VSLI系統設計課程實(shí)踐教學(xué)改革
VSLI系統設計課程的實(shí)踐教學(xué)改革,把實(shí)踐分為3種類(lèi)型:課程實(shí)驗、自主實(shí)驗和課程設計,3種類(lèi)型的實(shí)驗全部基于Nexys3FPGA開(kāi)發(fā)板進(jìn)行設計。課程實(shí)驗包括XilinxFPGA設計流程、Nexys3FPGA開(kāi)發(fā)板主要模塊接口設計和基于IP的數字電路設計等。自主實(shí)驗部分的題目類(lèi)型包括:串—并轉換電路、FIFO存儲器設計、大數加法器設計和FIR數字濾波器設計等。課程設計部分的題目類(lèi)型包括密碼協(xié)處理器設計、數字信號協(xié)處理器設計和圖像處理協(xié)處理器設計等。
3.實(shí)驗室建設
天津大學(xué)計算機科學(xué)與技術(shù)學(xué)院2006年建立了數字邏輯電路設計實(shí)驗室、計算機組成實(shí)驗室、計算機系統結構實(shí)驗室、嵌入式系統實(shí)驗室,建立了超大規模集成電路設計與應用研究所。實(shí)驗室配備了數字邏輯實(shí)驗臺、計算機組成原理實(shí)驗臺、計算機系統結構實(shí)驗臺(帶有FPGA模塊)、嵌入式系統設計實(shí)驗臺等教學(xué)實(shí)驗設備。這些實(shí)驗室和實(shí)驗設備能夠滿(mǎn)足常規的計算機系統實(shí)驗,但對計算機系統設計能力培養的支持還不夠。為此,學(xué)院2013年與美國Xilinx公司合作,建立了天津大學(xué)—美國Xilinx公司計算機系統設計聯(lián)合實(shí)驗室,實(shí)驗室配備了50多塊Nexys3FPGA開(kāi)發(fā)板,實(shí)驗時(shí)可以滿(mǎn)足每人一塊開(kāi)發(fā)板的要求。超大規模集成電路設計與應用研究所于2012年引進(jìn)BEECube公司先進(jìn)的BEE3系統,該系統基于計算機系統的第三代商用FPGA系統,包括4個(gè)Virtex5FXTFPGA芯片,以及高達64GB的DDR2ECCDRAM和8個(gè)用于模塊間通信的10GigE接口。有了Nexys3FPGA開(kāi)發(fā)板和BEE3系統,我們具備了實(shí)現學(xué)生設計的各種計算機系統的設備平臺,為培養學(xué)生計算機系統設計能力提供了強有力的支撐。
4.結語(yǔ)
經(jīng)過(guò)兩年多的教學(xué)改革與實(shí)踐,在新的教學(xué)改革思路指引下,學(xué)院調整了教學(xué)計劃和課程內容,建設了新的實(shí)驗室,引入了新的實(shí)踐手段和方法,教學(xué)研究和改革實(shí)踐工作取得了初步成效!坝嬎銠C學(xué)院教學(xué)管理過(guò)程化規范化改革”和“嵌入式系統設計課程實(shí)踐教學(xué)改革”兩項教學(xué)研究成果獲得2013年天津大學(xué)教學(xué)成果二等獎。
【針對計算機工程專(zhuān)業(yè)方向系統設計的研究分析論文】相關(guān)文章:
智能建筑弱電系統防雷工程設計研究論文11-27
工程管理信息化構建分析與研究論文11-17
電子工程設計要點(diǎn)與難點(diǎn)研究論文04-01
中職計算機專(zhuān)業(yè)實(shí)踐教學(xué)研究論文11-14
機電工程方向論文11-28
計算機通信系統的構建論文11-16
計算機畢業(yè)論文專(zhuān)業(yè)站設計定03-02
針對鉆井工程項目管理研究03-15