基于VHDL的I2C總線(xiàn)控制核設計

摘要：從狀態(tài)機的角度，介紹一種I2C控制核的VHDL設計方法。將其嵌入到FPGA中，用于實(shí)現與TMS320C6000系列DSP的接口，并配合DSP的軟件完成對視頻采集與顯示處理系統中數字視頻編、解碼器工作模式寄存器的配置及其狀態(tài)查詢(xún)。著(zhù)重介紹I2C控制核的總體設計方案，詳細描述其內部命令狀態(tài)機和時(shí)序狀態(tài)機的工作原理及相應的VHDL代碼。此外，介紹I2C控制核與DSP相互通信中斷處理機制的VHDL實(shí)現方法。最后，給出在Xilinx公司的ISE6.1 ModelSimXE5.7c軟件平臺中進(jìn)行EDA的綜合結果與時(shí)序仿真圖。

引言

I2C總線(xiàn)是雙向、兩線(xiàn)、串行、多主控（multi-master）接口標準，具有總線(xiàn)仲裁機制，非常適合在器件之間進(jìn)行近距離、非經(jīng)常性的數據通信。由于其使用兩線(xiàn)的硬件接口簡(jiǎn)單，I2C總線(xiàn)的應用越來(lái)越廣泛。實(shí)現I2C總線(xiàn)通信協(xié)議主要有兩種方法：①利用MCU對兩根I/O口線(xiàn)進(jìn)行軟件編程，模擬I2C總線(xiàn)的SCL和SDA時(shí)序要求；②使用專(zhuān)用I2C總線(xiàn)控制核，但受其主機（host）接口方式和時(shí)鐘頻率的限制，在有些場(chǎng)合應用并不方便。

圖1

在我們開(kāi)發(fā)的基于DSP的視頻采集與顯示處理系統中，為了滿(mǎn)足數字視頻信號傳輸帶寬及圖像處理算法速度的要求，選擇了TI公司的32位高速、高性能DSP TMS320C6711（簡(jiǎn)稱(chēng)C6711）芯片（CPU時(shí)鐘150MHz，外圍存儲器接口EMIF時(shí)鐘100MHz）作為處理核心；外圍加上FPGA和數字視頻編碼器與解碼器，實(shí)現對標準復合視頻信號的采集、處理和視頻顯示任務(wù)。由于C6711沒(méi)有可以單獨控制的I/O口線(xiàn)，所以不能使用①的方法；由于外圍擴展存儲器接口（EMIF）工作在100MHz，也不易實(shí)現②的方法，從系統小型化，充分利用FPGA的邏輯資源，提高硬件系統集成度的角度出發(fā)，選定在FPGA內自行設計I2C控制核的方法，實(shí)現DSP的高速異步存儲器接口到I2C總線(xiàn)接口的轉化。下面著(zhù)重介紹如何使用VHDL進(jìn)行I2C總線(xiàn)控制核設計。

1 總體思想

SCL和SDA分別為I2C總線(xiàn)的時(shí)鐘線(xiàn)和數據線(xiàn)。目前，支持I2C總線(xiàn)通信協(xié)議的視頻編、解碼芯片大多只支持100Kb/s或400Kb/s的傳輸速度，并且支持兩種地址：①從設備地址（SCLAVE ADDRESS，8bit），分為讀地址和寫(xiě)地址，高7位用于選中芯片， 第0位是讀/寫(xiě)控制位（R/W），決定是對該芯片進(jìn)行讀或寫(xiě)操作；②內部寄存器單元地址（SUBADRRESS，8bit），用于決定對內部的哪個(gè)寄存器單元進(jìn)行操作，通常還支持地址單元連續的多字節順序讀寫(xiě)操作。I2C總線(xiàn)的讀、寫(xiě)操作過(guò)程如下。

寫(xiě)過(guò)程（S：開(kāi)始，Sr:重開(kāi)始，P:停止，-S：從設備，-M：主設備，W：寫(xiě)位，R：讀位）

SLAVE ADDRESS(W)ACK-SSUBADDRESSACK-SDATA(N BYTES)ACK-SP

讀過(guò)程

SSLAVE ADDRESS(W)ACK-SSUBADDRESSACK-S(Sr)SLAVE ADDRESS(R)ACK-SDATA(N BYTES)ACK-MP

I2C控制核的設計采用自頂而下的方法，分為三個(gè)模塊：I2C_top模塊、I2C_cmd模塊、I2C_core模塊�？傮w結構框圖如圖1所示。I2C_top模塊是頂層管理模塊，主要任務(wù)是接收DSP發(fā)來(lái)的控制信號、命令及數據；發(fā)送由從設備讀出的數據和確認位到DSP；實(shí)現I2C控制核與DSP的中斷通信機制；提供當前I2C控制核的工作狀態(tài)；把DSP發(fā)出的命令字信號送到I2C_cmd模塊。

在設計I2C控制核時(shí)，必須注意以下幾個(gè)方面：

①I(mǎi)2C控制核與主機（Host，即C6711 DSP）以及視頻編解碼器的硬件接口連接關(guān)系�？紤]到I2C總線(xiàn)通信協(xié)議的時(shí)序關(guān)系及芯片讀/寫(xiě)操作過(guò)程，I2C控制核應該包括兩個(gè)外圍接口，如圖1所示。一是與C6711 EMIF（External Memory Interface，擴展存儲器接口）的高速異步存儲器ASRAM（Asynchronous SRAM）接口，稱(chēng)為主機接口。它向I2C控制核發(fā)出控制命令與數據，钖0位地址總線(xiàn)、32位雙向三態(tài)數據總線(xiàn)、異步輸出使能信號aoe、異步寫(xiě)使能awe、異步讀使能are、外部存儲器空間選通ce2、外部中斷申請eint。二是與視頻編/解碼器相連的I2C兩線(xiàn)接口SCL、SDA。I2C控制核稱(chēng)為I2C總線(xiàn)的主設備（master），實(shí)現EMIF的ASRAM接口向I2C總線(xiàn)接口的轉化；I2C器件（視頻編碼器、視頻解碼器）被稱(chēng)為I2CU叫線(xiàn)的從設備（slave）。

②如何通過(guò)軟件編程，方便地實(shí)現對控制核中各種命令的操作。為此，在控制核內部共設備了6個(gè)8位寄存器，用于管理整個(gè)控制核的工作。這些寄存器的名稱(chēng)、標號、位數、地址、操作方式，以及寄存器內部設備的控制位及功能的具體情況如表1所列。寄存器內部設置的控制位及功能的具體情況如表1所列。寄存器的尋址使用EMIF接口地址總線(xiàn)的低三位eadd[4～2]和由高位地址譯碼得到的I2C控制核使能信號nce。當DSP發(fā)出的讀、寫(xiě)命令完成后，I2C_top會(huì )向DSP發(fā)中斷請求eint，讓DSP發(fā)出下一個(gè)命令到CR，從RXR中讀數，或進(jìn)發(fā)送新數據到TXR。

表1 I2Ctop模塊內部寄存器

寄存器位 數地 址操 作

控制位及功能

控制寄存器CTR8000只寫(xiě)I2C控制核使能位（core-en），（中斷使能位ien）命令寄存器CR8001只寫(xiě)啟動(dòng)（start-r）、讀（rd-r）、寫(xiě)（wr-r）、停止（stop-r）、主設備確認（ack-r）、中斷響應位（i-ack-r）

【基于VHDL的I2C總線(xiàn)控制核設計】相關(guān)文章：

基于A(yíng)valon總線(xiàn)的可配置LCD控制器IP核的設計03-07

基于CPLD的系統中I2C總線(xiàn)的設計03-18

基于VHDL的DDS的設計與分析03-07

基于CEBus總線(xiàn)的鐵路燈塔控制系統的設計03-18

基于GPIB總線(xiàn)技術(shù)的TD-SCDMA通信儀表控制系統設計03-07

基于PCI總線(xiàn)的CAN卡的設計與實(shí)現03-18

基于PXI總線(xiàn)的數據采集模塊的設計03-07

基于CAN總線(xiàn)的汽車(chē)液晶儀表設計03-07

I2C器件接口IP核的CPLD設計03-20